1. 从一个让人头疼的波形说起为什么滤波和并联谐振值得单独开一篇做电路设计的人迟早会撞上这么一幕示波器上本该干净的直流电平偏偏叠着一层高频毛刺或者一个放大电路在某个频点上突然增益飙升输出直接削顶。前者是噪声没滤干净后者多半是谐振在捣鬼。滤波电路和并联谐振这两个东西看起来一个是“做减法”一个是“做选择”但它们在频域里其实是同一套语言的两面。这篇笔记对应的是电路学习序列里的第11.5节主题是滤波电路以及实际电感线圈下的并联谐振。关键词里出现的低通滤波电路、RC滤波电路、LC并联谐振电路、π型滤波电路、EMI滤波电路、品质因数基本覆盖了从基础到工程落地的完整链条。适合正在啃电路基础的学生也适合已经上手画板子、但被噪声和谐振坑过的硬件工程师。我会尽量把“为什么这样设计”讲透而不是只丢几个公式。先说清楚这篇要解决什么问题。滤波电路的核心任务是让特定频率范围的信号通过、把不需要的频率成分压下去。理想情况下我们希望通带内毫无衰减阻带内衰减无穷大过渡带垂直下降。现实里做不到于是有了巴特沃斯、切比雪夫这些逼近方式也有了RC、LC、π型这些具体拓扑。而并联谐振则是电感和电容在某个频率上“互相抵消”电抗导致阻抗出现极值。实际电感线圈有绕线电阻这个电阻直接决定了品质因数Q也决定了谐振峰有多尖、滤波效果有多硬。理解这两者的耦合关系是这一节真正的难点。我个人的经验是很多人学滤波只记住了截止频率公式学谐振只记住了谐振频率公式结果一到实际电路就翻车。原因很简单公式假设的是理想元件而实际电感线圈的损耗、电容的等效串联电阻、PCB的寄生参数都会把理论曲线改得面目全非。所以这篇笔记会花大量篇幅在“实际”两个字上把理想和现实之间的差距一点点补上。2. 滤波电路的整体设计思路与方案选型2.1 滤波的本质在频域里做取舍滤波电路说白了就是一个频率选择器。你给它一个由不同频率成分叠加而成的信号它按照自己的“偏好”决定哪些频率能顺利通过哪些频率被拦下来。低通滤波电路放行低频、拦截高频高通反过来带通只放行中间一段带阻则专门干掉某个窄带。这个“偏好”由电路的传递函数决定而传递函数的形状又由元件参数和拓扑结构决定。为什么工程上这么看重滤波因为真实世界里的信号从来不是纯净的。开关电源的开关频率及其谐波、数字电路的时钟边沿、电机的换向火花都会以噪声的形式耦合进你的模拟通道。如果不加处理这些高频成分会直接污染测量结果甚至让后级电路误动作。滤波电路就是第一道防线它的位置通常放在信号链的入口或者电源的入口越早拦截越省事。从设计流程上讲我习惯先明确三件事需要保留的信号频率范围是多少需要抑制的噪声频率范围是多少以及允许的过渡带有多宽。这三个问题决定了你选低通还是带通决定了阶数也决定了用RC还是LC。很多人一上来就翻滤波器设计手册结果参数算了一堆却发现拓扑选错了白忙一场。2.2 RC滤波电路简单、便宜但有代价RC滤波电路是最容易上手的拓扑。一个电阻串在信号路径上一个电容从信号路径接到地就构成了最基础的一阶低通滤波电路。它的截止频率是 ( f_c \frac{1}{2\pi RC} )。这个公式很好记但背后的含义值得多说两句截止频率处电容的容抗正好等于电阻的阻值信号幅度降到原来的0.707倍也就是-3dB点。RC滤波的优点非常明显不需要电感成本低体积小没有磁芯饱和问题直流路径上也不会有电感的铜损。所以在电流采样电路输入滤波这种场景里RC几乎是默认选择。电流采样信号本身带宽不高主要目的是滤掉开关噪声RC完全够用。但RC的代价也很直接。电阻会带来直流压降和热噪声电容会带来漏电流和介质吸收。更关键的是一阶RC的过渡带太缓每十倍频程只衰减20dB。如果你需要把某个高频噪声压到很低单级RC根本不够得级联多级但每级之间又会互相加载计算变得麻烦。所以RC适合对滤波要求不苛刻、或者信号源阻抗和负载阻抗比较明确的场合。注意RC滤波的电阻不能随便选。阻值太大后级电路的输入阻抗会把它拉偏截止频率跟着变阻值太小又起不到隔离作用电容充放电电流还会倒灌进前级。一般建议电阻值在几百欧到几十千欧之间具体要看前后级的阻抗匹配。2.3 LC滤波与π型滤波电路性能更强坑也更多当RC搞不定的时候就该LC上场了。电感对高频呈现高阻抗对低频呈现低阻抗这个特性和电容正好互补。把电感和电容组合起来可以得到更陡的过渡带。二阶LC低通滤波器的过渡带衰减是每十倍频程40dB比一阶RC翻了一倍。π型滤波电路是LC的一种常见变体结构上是一个电容并、一个电感串、再一个电容并形状像希腊字母π。它的好处是输入和输出都是电容对前后级的阻抗变化不那么敏感同时两级电容分担了滤波任务高频抑制效果更好。在EMI滤波电路里π型结构非常常见尤其是电源入口处用来同时抑制差模和共模噪声。但LC滤波有个绕不开的问题谐振。电感和电容在某个频率上会发生并联谐振或串联谐振导致阻抗出现极值。如果这个谐振频率落在你的信号带宽内或者落在噪声频段内滤波效果可能完全反转甚至把噪声放大。所以设计LC滤波时必须把谐振频率算清楚并且用阻尼手段把谐振峰压下去。这也是为什么实际电感线圈的损耗电阻如此重要——它天然提供了一部分阻尼。2.4 方案选型的决策逻辑面对一个具体的滤波需求怎么选拓扑我一般按下面的顺序判断。先看信号频率和噪声频率的间隔。如果间隔很大比如信号是直流或几十赫兹噪声是几百千赫兹以上一阶RC就够。如果间隔很近比如信号是音频、噪声是几十千赫兹就需要二阶甚至更高阶LC或者多级RC。再看电流大小。电感有额定电流限制电流大了体积和成本都上去了还容易饱和。如果电流超过几百毫安LC的电感会变得很笨重这时候可能宁愿用多级RC或者有源滤波。最后看对直流压降的容忍度。RC的电阻会吃掉一部分直流电压如果信号本身很微弱比如电流采样电路输入滤波电阻上的压降可能直接影响精度。这时候要么选小电阻大电容要么改用LC因为电感的直流电阻通常比同效果的电阻小得多。3. 实际电感线圈下的并联谐振理想与现实的差距3.1 理想LC并联谐振长什么样先复习理想情况。一个理想电感L和一个理想电容C并联它们的总阻抗是[ Z \frac{j\omega L}{1 - \omega^2 LC} ]当 (\omega^2 LC 1) 时分母为零阻抗趋于无穷大。这个频率就是谐振频率 ( f_0 \frac{1}{2\pi\sqrt{LC}} )。在谐振频率处电感的感抗和电容的容抗大小相等、方向相反电流在L和C之间来回振荡外部看起来就像开路一样。这个特性在滤波里很有用。比如在某个频率上并联谐振呈现高阻抗可以把该频率的信号挡住在另一个频率上串联谐振呈现低阻抗可以把该频率的信号旁路到地。很多陷波器和带阻滤波器就是利用这个原理。但理想模型有个致命问题它假设能量在L和C之间无损地来回转换振荡可以永远持续下去。现实中不可能电感线圈有电阻电容有损耗能量每周期都会损失一部分。这个损失的大小用品质因数Q来衡量。3.2 实际电感线圈的等效模型一个实际的电感线圈远不止一个电感量那么简单。绕线本身有直流电阻叫绕线电阻或铜阻记为 ( R_s )。线圈匝与匝之间有寄生电容叫分布电容记为 ( C_p )。磁芯材料有磁滞损耗和涡流损耗这些损耗可以等效成一个与电感并联的电阻 ( R_p )。此外还有趋肤效应和邻近效应会让高频下的等效电阻进一步增大。在低频段绕线电阻 ( R_s ) 是主要损耗在高频段磁芯损耗和分布电容的影响变得显著。所以一个电感线圈的阻抗-频率曲线往往在自谐振频率之前呈现感性过了自谐振频率之后反而呈现容性。这个自谐振频率由 ( L ) 和 ( C_p ) 决定是电感能正常工作的上限。对于并联谐振分析我们最关心的是绕线电阻 ( R_s )。把 ( R_s ) 和 ( L ) 串联再和 ( C ) 并联就得到了实际LC并联谐振电路的基本模型。这个模型下谐振频率会略微偏移阻抗不再是无穷大而是一个有限值。3.3 品质因数Q如何决定谐振峰的形状品质因数Q的定义是谐振时储能与每周期耗能之比乘以 ( 2\pi )。对于并联谐振电路Q可以写成[ Q \frac{R_p}{\omega_0 L} \omega_0 C R_p ]其中 ( R_p ) 是并联等效电阻。如果电感只有串联绕线电阻 ( R_s )在谐振频率附近并联等效电阻近似为[ R_p \approx \frac{(\omega_0 L)^2}{R_s} ]这个式子很关键。它告诉我们绕线电阻越小并联等效电阻越大Q越高谐振峰越尖锐。反过来绕线电阻越大Q越低谐振峰越平坦。Q值对滤波电路的影响是决定性的。高Q的并联谐振在谐振频率处阻抗极高可以做出非常窄的带阻效果但缺点是温度稳定性差、元件容差敏感稍微偏一点频率就完全失效。低Q的并联谐振阻抗变化平缓滤波效果没那么“锋利”但胜在稳定可靠对元件精度要求低。在EMI滤波电路里我们通常不希望Q太高。因为高Q意味着在某个频率上可能产生强烈的谐振反而把噪声放大。所以实际设计时会有意增加阻尼比如在电感上串联一个小电阻或者在电容上串联一个小电阻把Q压到0.5到1之间。3.4 实际并联谐振的阻抗曲线与仿真验证理论说再多不如看一眼实际曲线。我用一个具体例子来说明。假设电感L100μH绕线电阻Rs1Ω电容C100nF。理想谐振频率是[ f_0 \frac{1}{2\pi\sqrt{100\times10^{-6}\times100\times10^{-9}}} \approx 50.3\text{kHz} ]理想情况下50.3kHz处阻抗无穷大。但考虑Rs1Ω后并联等效电阻为[ R_p \approx \frac{(2\pi\times50300\times100\times10^{-6})^2}{1} \approx \frac{(31.6)^2}{1} \approx 1000\Omega ]所以实际阻抗峰值只有约1kΩ而不是无穷大。Q值约为[ Q \frac{R_p}{\omega_0 L} \frac{1000}{31.6} \approx 31.6 ]这个Q值相当高谐振峰很尖锐。如果绕线电阻增大到10Ω并联等效电阻降到约100ΩQ降到约3.16谐振峰明显变宽变矮。在仿真软件里搭这个电路扫描频率从1kHz到1MHz可以看到阻抗曲线在50kHz附近有一个尖峰峰值约1kΩ。如果把绕线电阻改成10Ω尖峰高度降到约100Ω宽度明显增加。这个对比非常直观地说明了实际电感线圈的损耗对并联谐振的影响。提示做LC滤波设计时一定要把电感的绕线电阻纳入仿真模型。很多仿真软件默认电感是理想的跑出来的曲线漂亮但不真实。手动串联一个电阻或者选用带寄生参数的元件模型结果会靠谱得多。4. 滤波电路实操从参数计算到PCB落地4.1 截止频率与元件参数的计算过程假设我要设计一个低通滤波电路用于电流采样电路输入滤波。信号带宽是直流到10kHz需要抑制的开关噪声在500kHz以上。要求500kHz处至少衰减40dB。先确定拓扑。一阶RC在500kHz处的衰减是[ 20\log_{10}\left(\frac{f_c}{f}\right) 20\log_{10}\left(\frac{10k}{500k}\right) -34\text{dB} ]不够40dB。二阶LC的衰减是每十倍频程40dB从10kHz到500kHz是1.7个十倍频程衰减约68dB绰绰有余。但LC有谐振问题需要阻尼。考虑到电流采样信号源阻抗较低负载阻抗也较低我选择二阶RC更稳妥虽然衰减慢一点但没谐振风险。两级RC级联每级截止频率设为10kHz。第一级R11kΩC115.9nF取标准值15nF实际截止频率约10.6kHz。第二级R21kΩC215nF。但级联后第二级会加载第一级实际截止频率会降低。为了减少加载第二级电阻可以取大一些比如R210kΩC21.59nF取1.5nF。重新计算第一级输出阻抗是1kΩ并联15nF在10kHz处容抗约1kΩ所以输出阻抗约500Ω。第二级输入阻抗是10kΩ远大于500Ω加载效应可以忽略。两级级联后-3dB点大约在9kHz左右500kHz处每级衰减约34dB两级共68dB满足要求。4.2 电容选型材质比容值更重要很多人选电容只看容值这是大坑。滤波电容的材质直接决定高频特性。常见的电容材质有C0G/NP0、X7R、Y5V、电解电容等。C0G/NP0是温度补偿型容值稳定损耗极低等效串联电阻和等效串联电感都很小适合高频滤波。但容值做不大通常不超过100nF。X7R容值范围大但有压电效应和直流偏压特性容值会随电压变化。Y5V更差温度和电压稳定性都不行。电解电容容值大但等效串联电感和等效串联电阻都大高频下基本呈感性滤不了高频噪声。在电流采样电路输入滤波里我一般用C0G做高频旁路容值10nF到100nF再用一个X7R做低频滤波容值1μF左右。两个电容并联高频低频都照顾到。注意布局时小电容靠近信号入口大电容稍微远一点因为小电容的高频响应更好。注意X7R电容在直流偏压下容值会大幅下降。比如一个标称1μF/16V的X7R在12V偏压下可能只剩300nF。设计时要查厂商的偏压曲线不能只看标称值。4.3 PCB布局中的数字地与模拟地处理滤波电路的效果一半靠设计一半靠布局。布局没做好再好的参数也白搭。这里重点说数字地和模拟地的处理。数字电路的地线上有大量开关电流会产生高频噪声。模拟电路的地线需要干净否则噪声会通过地线耦合进模拟信号。所以通常把数字地和模拟地在PCB上分开铺铜最后在一点连接这个点叫星点接地。滤波电容的接地端必须接到模拟地而且要走短而粗的线。如果接到数字地数字地上的噪声会直接通过电容耦合到信号路径滤波效果大打折扣。同理滤波电路的输入和输出也要远离数字信号线避免容性耦合。在多层板里通常有一层专门做地平面。这时候可以把模拟地和数字地放在同一层但用一条细缝隔开只在星点处用一根线连接。这样既保证了地平面的完整性又隔离了噪声。4.4 实测波形对比与效果验证设计完了要实测。我用信号发生器注入一个10kHz正弦波叠加一个500kHz、幅度100mV的干扰然后分别测量滤波前后的波形。滤波前示波器上能看到10kHz正弦波上叠着一层密集的毛刺峰峰值约100mV。滤波后毛刺基本消失峰峰值降到2mV以下衰减约34dB。这个结果和理论计算有差距原因是信号发生器的输出阻抗、示波器探头的寄生电容、以及PCB走线的寄生参数都会影响实际衰减。为了进一步验证我把输入信号改成方波观察边沿。滤波前方波边沿有振铃和过冲滤波后边沿变缓振铃消失。这说明滤波电路确实把高频成分压下去了。但边沿变缓也意味着信号带宽被限制如果后级需要快速响应这个滤波可能会拖慢系统。所以滤波设计永远是在噪声抑制和信号保真之间找平衡。5. 常见问题与排查技巧实录5.1 滤波后噪声反而变大是怎么回事这是最让人抓狂的情况。明明加了滤波噪声却更严重了。常见原因有三个。第一个是谐振。LC滤波如果Q太高在谐振频率附近阻抗急剧变化可能把某个频率的噪声放大。解决办法是增加阻尼在电感上串联小电阻或者在电容上串联小电阻把Q压到1以下。第二个是地环路。滤波电容的接地端如果和信号源地不在同一点会形成地环路引入新的噪声。解决办法是单点接地确保滤波电容的地和信号地是同一个参考点。第三个是电容的等效串联电感。高频下电容不再是电容而是电感。如果滤波电容的等效串联电感太大高频噪声根本旁路不掉反而通过电容的寄生电感耦合到下一级。解决办法是换用低等效串联电感的电容比如C0G或者专用高频电容并且缩短引脚和走线。5.2 并联谐振频率偏移的排查思路理论计算的谐振频率和实测对不上偏差可能来自三个方面。一是电感量的容差。标称100μH的电感实际可能是90μH到110μH谐振频率跟着偏。二是电容的容差和偏压特性。X7R电容在偏压下容值下降谐振频率会升高。三是寄生电容。电感线圈的分布电容和PCB走线的寄生电容会和主电容并联等效电容变大谐振频率降低。排查时先用LCR表单独测量电感和电容的实际值排除元件本身的问题。然后用阻抗分析仪或者网络分析仪扫描整个电路的阻抗曲线找到实际的谐振点。如果偏差在可接受范围内就调整元件值补偿如果偏差太大说明寄生参数影响显著需要重新布局或者换用更高精度的元件。5.3 滤波电路影响信号精度的典型案例在电流采样电路输入滤波里滤波电阻会引入误差。假设采样信号是0到100mV滤波电阻1kΩ后级运放输入偏置电流10nA那么电阻上的压降是10μV相对100mV是0.01%的误差可以接受。但如果运放偏置电流是1μA压降就是1mV误差1%这就不能忍了。解决办法是减小滤波电阻同时增大滤波电容保持截止频率不变。比如电阻从1kΩ降到100Ω电容从15nF增到150nF。但电容增大会带来响应速度变慢的问题需要权衡。另一个案例是滤波电容的漏电流。电解电容漏电流大会在高阻抗节点上产生直流误差。所以高阻抗信号路径上尽量用薄膜电容或者C0G电容避免用电解电容。5.4 常见问题速查表问题现象可能原因排查方法解决措施滤波后噪声变大LC谐振峰放大噪声扫描阻抗曲线找谐振点增加阻尼电阻降低Q值截止频率偏离设计值元件容差或寄生参数LCR表测实际元件值调整元件值或换高精度元件高频衰减不够电容等效串联电感大换低等效串联电感电容测试改用C0G或高频专用电容直流精度变差滤波电阻压降或电容漏电测量滤波前后直流电平减小电阻换低漏电电容地噪声耦合数字地和模拟地未隔离检查接地布局单点接地分开铺铜谐振频率随温度漂移电感磁芯温度特性差高低温测试换温度稳定磁芯或降低Q值6. 几个容易被忽略的实操心得先说电感的选择。很多人买电感只看电感量和额定电流忽略了自谐振频率。自谐振频率必须远高于你的工作频率否则电感呈现容性滤波效果完全反转。一般建议自谐振频率至少是工作频率的10倍。比如工作频率500kHz选自谐振频率5MHz以上的电感。再说电容的布局。两个电容并联滤波时小电容要靠近噪声源大电容稍微远一点。因为小电容的高频响应好先处理高频大电容处理低频位置不那么关键。如果反过来高频噪声会先经过大电容的寄生电感效果变差。还有一点是关于π型滤波电路的。π型滤波的输入和输出都是电容如果前级电路的输出阻抗很低后级电路的输入阻抗很高π型滤波的效果会很好。但如果前级输出阻抗高第一个电容会和前级输出阻抗形成RC滤波截止频率可能偏离设计值。所以用π型滤波前一定要确认前后级的阻抗条件。最后说测试。滤波电路的测试不能用普通探头随便戳探头的接地线会引入寄生电感影响高频测量结果。测高频衰减时最好用同轴连接器和50Ω匹配负载或者用差分探头。如果只能用普通探头接地线要尽量短最好用探头自带的弹簧地针。这些经验都是踩坑踩出来的书本上不会写但实际调试时每一条都能帮你省下几个小时。滤波电路看起来简单但细节决定成败。并联谐振更是如此理想模型和实际电路之间的差距往往就是设计成功与否的分水岭。