简介这份 Mentor 原理图与 PCB 设计教程以 PPTX 课件形式呈现面向电子设计自动化初学者、硬件工程师及需要熟悉 Mentor 工具流程的在校学生帮助其建立从原理图创建到转 PCB Layout 的完整操作认知。压缩包共 1 个 PPTX 文件大小约 13.71MB内容以图文页形式组织便于课堂讲解或自学翻阅。课件围绕新建项目与中心库链接、拷贝已有项目修改、图页新建与 PageDown 增页、页面重命名删除属性管理、连接符/电源符/地符等基本参数、颜色显示与字体样式、结点及断开点高级设置、原理图编辑和 DRC 规则验证展开并说明打包转 Layout、封装对话框选项、Output 窗口 Packager 页检查结果及按错误标签定位图纸出错位置的方法。已有 1206 人学习适合按章节对照软件界面练习也可作为梳理 Mentor 设计流程、规范参数设置和排错思路的参考。1. 一份把 DxDesigner 全流程串起来的 PPT接手别人画了一半的 Mentor 原理图改两页就想丢进 PCB结果「工具 封装」一按Output 窗口刷出一屏报错——这种场面在 DxDesigner 上太常见。问题多半不在电路本身而是建项目那一步中心库没挂对、特殊元件没指定、图页属性被上一个项目继承歪了等到打包才集中爆发。这份《mentor-原理图PCB教程.pptx》的价值在于它按操作顺序把整条链路摊开新建项目、参数设置、图页编辑、DRC 验证、打包转 Layout一页对应一个动作没有跳步。它适合两类人一类是刚接触这套流程、需要照着走一遍把工程跑通的新手另一类是已经会画图、但每次打包都要跟报错搏斗半天的人回头补的其实是前面那几步被跳过的配置。原理图软件看着菜单多真正决定成败的就那么几个设置项剩下的都是手感问题。下面按我在实际项目里的复现顺序拆一遍重点放在参数取值、报错定位和那几条不写进手册的坑上。2. 从空项目到能画线的工程把 DxDesigner 骨架搭对DxDesigner 的工程不是一个文件而是一组东西项目定义、图页集合、中心库链接、输出目录。这四样里任何一样配歪前面画得再漂亮打包那一步都会卡住。所以第一步不是急着放器件而是把骨架搭对让工具知道「我的符号去哪查、封装去哪找、输出往哪写」。2.1 新建项目还是拷贝项目先分清两条路的代价教程里给了两种建法新建和拷贝已有项目改。这两种不是随便选代价完全不同。新建走「文件 新建 项目」弹出来要填三样项目名、存放位置、中心库链接。三样一次配完工程是干净的库指向明确图页从零开始Output 目录也是新的。缺点是中心库得自己选对选错了后面所有器件都受影响。拷贝已有项目省事尤其同系列改版图框、标题栏、常用电路块都现成。但它会把旧项目的一整套配置原样带走旧的库链接路径、旧的图页编号、旧的 Output 残留、甚至旧的 DRC 规则。我见过最典型的情况是拷过来改了个项目名就开画画到打包才发现链接的还是上一个项目的库版本同名 Part 定义有差异封装对不上。血泪经验是拷贝可以但拷完第一件事是改库链接和项目名第二件事是清空 Output 目录第三件事是核对图页编号起点。这三件事十分钟能省后面两小时。我的判断标准很粗暴器件集合跟旧项目差异超过三成或者板子要归档到另一个产品线就新建同系列小改版、库完全一致就拷贝。中间地带按「库是否变化」来切库变了就新建。2.2 中心库链接打包失败十有八九栽在这中心库里存的是 Part、Cell、Padstack 这一套东西。原理图上你放的符号只是逻辑符号它记录的是引脚名、引脚号、Part 名不包含任何物理封装信息。打包Packager做的事情就是拿着每个器件的 Part 名去中心库里查对应的 Cell 和 Package把逻辑连接翻译成 Layout 能读的网表。库链接错了符号照样能放、线照样能连、DRC 甚至也能过因为这些都是纯逻辑检查只有到打包那一步才会露馅。库链接最容易出问题的地方是「多版本同名」。一个公司里往往有不止一份库旧项目锁在老版本上新项目用新版本两个版本里同一个 Part 名的引脚定义可能已经改过。你把新项目的图页拷到旧项目里符号显示正常打包就报引脚不匹配。解决办法不是改符号是让整个工程指向同一份库改完重新打包让工具重新解析一遍 Part。还有一个隐蔽的点库链接指向的是路径路径里带网络盘符。你在自己机器上配好了换台机器打开工程盘符没映射工具不会立刻报错它只是安静地认为库不可用等到打包才告诉你找不到 Part。团队协作时这类问题占比很高所以工程目录尽量放在本地或统一映射的路径下别用个人临时盘。2.3 图页的增删改与 PageDown 这条捷径加图页有两种方式一是「文件 新建 图页」二是在原理图里翻到最后一页直接按 PageDown。教程明确说这两种没区别我用下来也确实没区别PageDown 更快适合连续加页。真正需要留意的是图页加完之后的管理动作。把鼠标放到页面图标上点右键能重命名、删除、看属性。重命名这一步别偷懒默认的 Page1、Page2 在十几页的工程里根本不够用后面查错、出图、跟结构对接口全靠页名定位。我的习惯是按功能命名电源一页、接口一页、主控一页页名前缀带序号出图顺序就是自然顺序。图页属性里有个容易忽略的点图纸尺寸和标题栏。它继承的是项目默认属性如果你在项目级设的是 A3单独某一页想改成 A4得在这一页的属性里改别指望全局设置跟着走。反过来如果全局设错了所有页都得挨个改这就是为什么第 3 章的参数设置要放在动手画线之前。2.4 动手前先用一条命令把工程目录摸清楚新接一个工程我一般不急着打开软件先在终端里把目录结构看一遍。这一步能提前发现库链接失效、Output 目录堆了几百个中间文件、工程被复制过好几份之类的问题。# 进到项目根目录先看结构再开软件 cd /path/to/project # 只看两层目录避免被 Output 里的中间文件淹没 find . -maxdepth 2 -type d | sort # 找工程配置与库链接相关文件不同版本命名不一样按后缀过滤更稳 find . -maxdepth 3 -type f \ \( -name *.cfg -o -name *.ini -o -name *.prj -o -name *.dsn \) \ -printf %p\t%k KB\n | sort第一条find的-maxdepth 2是关键参数工程根目录下往往有个输出目录里面几千个临时文件不加深度限制会刷屏。第二条按后缀过滤-printf用来同时打出路径和文件大小方便判断是不是空文件这个参数是 GNU find 的扩展macOS 自带的 find 不支持换成-exec ls -lh {} \;效果一样。看到什么算健康工程配置文件在根目录、库链接配置存在且修改时间是最近的、Output 目录要么不存在要么是空的。如果发现库链接配置的修改时间比你接手的时间早好几个月那大概率指向的还是原作者机器上的路径先改它再开软件。这个习惯看起来多余但它把「打包报错」这个玄学问题提前变成了一个可以肉眼确认的路径问题。3. 参数设置连接符、电源符、地符必须最先钉死「设置 设置」这一层菜单点进去东西很多新手最容易犯的错是从上往下挨个改改到一半忘了改过什么。正确的顺序是先改「会决定后面所有操作能不能做」的项再改「只影响观感」的项。前者是特殊元件项和单位栅格后者是颜色字体。3.1 特殊元件项不指定工具栏图标就是灰的教程里有一句很关键的话在特殊元件项指定连接符、电源符、地符指定完成后工具栏的相应快捷图标才变为可用。这句话反过来读就是——不指定你连放电源符号的按钮都点不动。为什么设计成这样因为这三类符号在原理图里不是普通器件它们不参与打包不映射封装只承担电气语义。工具需要你明确告诉它这个工程里哪个符号代表 VCC、哪个代表 GND、哪个代表跨页连接符。指定动作本质上是建一张映射表把「符号」和「网络语义」绑定起来。实操上要注意两点。一是这三类符号来自中心库库链接没配好这里根本选不出东西所以第 2 章的库链接必须先完成。二是不同项目的电源符命名习惯不同有的用 VCC3V3有的用 3V3混用会导致同一张图上出现两个本质相同但名字不同的电源网络打包不报错Layout 里却变成两个网络布线时才发现连不上。我的做法是项目启动时定一份电源命名清单写进设计规范所有人照着用。3.2 单位、栅格与图纸默认属性一次定死别中途改尺寸单位和栅格是那种「改起来只要一秒收拾残局要一天」的参数。单位选 mil 还是 mm取决于你的封装库和板厂习惯。关键是全工程统一库是 mil、原理图设 mm栅格吸附就会落在非整数位置器件摆放看着对齐了实际坐标带小数转到 Layout 后元件位置会飘。常见做法是跟着封装库走库是 mil 就用 mil别为了「看着直观」中途换。栅格分几档器件放置一档、连线一档、文本一档。放置栅格要比连线栅格粗通常放置 50mil、连线 25mil、文本 12.5mil 这个量级具体数值按你的引脚间距定。引脚间距 100mil 的器件放置栅格用 50mil 能保证引脚落在栅格上如果放置栅格设成 30mil器件放上去引脚就永远对不齐连线栅格画出来的线全是斜的。图纸默认属性包括图幅、图框、标题栏字段。这里定的是新加图页的默认值改完之后新建的页会继承已经建好的页不会自动更新。所以顺序上参数设置要在建图页之前或者建完图页后统一刷一遍属性。下面这张表是我自己项目里常用的一组取值可以直接拿去对参数项常见取值影响面尺寸单位mil与封装库一致栅格、坐标、后续 DRC 全部跟着走放置栅格50 mil器件引脚能否落在连线上连线栅格25 mil走线是否斜、结点是否对齐文本栅格12.5 mil标注位置整齐度图纸默认属性按归档要求定图幅与标题栏出图、打印、评审特殊元件项连接符、电源符、地符各指定一个工具栏图标是否可用、网络语义是否正确3.3 显示与高级选项颜色字体是观感结点大小是正确性颜色显示设置和字体样式设置属于观感层改起来随意但有一条实用建议把网络标签、器件位号、引脚号设成三种明显不同的颜色。原理图密起来的时候找一根线的去向全靠颜色区分这比放大缩小来回拖快得多。字体样式统一成一种等宽字体位号对齐会好看很多尤其是竖排器件。结点大小、断开点大小这些高级选项属于「看着不起眼但影响判读」的一类。结点Junction太大密集区域会糊成一片分不清哪里真连、哪里只是交叉太小又在打印稿上看不见。断开点No Connect大小同理它标记的是「这个引脚故意不接」太小容易被误认为漏连。我的取值习惯是跟随全局默认只在打印评审前临时调大一档出完图再调回来不把它当常规参数反复动。这一层还有一个常被忽略的项自动保存与备份间隔。原理图软件的崩溃概率不高但一旦崩了丢的是半小时的连线。把自动备份间隔压到 10 分钟以内代价只是硬盘上多几个临时文件值。4. 从编辑到打包DRC、封装映射与 Packager 报错怎么读原理图画完只是完成了逻辑部分真正交给 Layout 的是打包产物。这一段是整条链路里报错最集中的地方也是这份教程花了最多页数讲的部分先设 DRC 规则再跑验证最后打包打包完在 Output 对话框的 Packager 页逐条看结果。4.1 跨页拷贝带不带 Layout 是两件事教程里提到「对原理图中某特定页进行拷贝不带 Layout」这句话容易被略过但它点出了一个实际分歧拷贝图页时是只拷逻辑内容还是连页面属性、图框、甚至关联的布局信息一起拷。我的理解是跨项目复用时优先选「不带 Layout」的纯逻辑拷贝。原因很实在带过去的页面属性里包含图幅、标题栏、页编号这些在新项目里往往不合适你还得挨个改而布局信息对原理图本身没有意义带过去只增加体积和混乱。纯逻辑拷贝相当于只拿电路页面属性按新项目的默认值重建干净。操作路径是打开已有原理图选中要拷的页面右键拷贝再到目标工程里粘贴。粘完之后立刻做两件事检查页编号有没有跟已有页冲突检查这一页用到的 Part 在新工程的库里是否都存在。前者是显性冲突工具会提示后者是隐性冲突要到打包才暴露。4.2 DRC 规则设定与验证先定规则再跑别反着来设计完成后走「工具 验证」这是 DRC 入口。很多人是画完了直接点验证跑出一堆警告然后一条条判断要不要改效率极低。正确顺序是先设规则让工具按你的标准判。规则至少要覆盖这几类单页网络是否有悬空引脚、跨页连接符是否成对、电源与地是否短路、位号是否重复、Part 是否有对应封装。前几类属于逻辑错误必须清零最后一类属于库映射问题可以带着警告继续但打包前要处理掉。跑完验证看结果的方式有讲究。列表里的错误双击能定位到图纸位置这是最快的路径比按位号手搜快十倍。但要注意定位过去看到的往往只是症状根因可能在别处。比如提示某网络悬空实际原因可能是那一页的跨页连接符名字打错了一个字符两个网络根本没连上。4.3 工具 封装Packager 对话框的选项与 Output 页读法打包走「工具 封装」弹出封装对话框选好对应选项点 OK。教程特意提了一句没有定义的元件打包时系统会自动添上标签。这句话的含义是打包过程有容错缺 Part 的器件不会直接让流程失败工具会先给个临时标签让你继续。打包成功后 Output 对话框会有提示重点看 Packager 页。这一页列的是逐器件的打包结果有错误的话点错误标签系统会自动定位到图纸上出错的位置。这个自动定位是整套流程里最省力的功能用好它能省掉大量手工排查。读 Packager 页有个技巧先看错误总数再看错误类型分布。如果错误集中在某一类比如全是缺封装那八成是库链接或者 Part 映射的系统性问题改一处能消掉一大片。如果错误五花八门、每个都不一样那才是逐个器件的个性问题。先系统后个性顺序反了就是白干。4.4 用脚本把打包报错归个类Packager 页的输出可以复制出来存成文本。几百行报错在对话框里翻很痛苦我一般会把它另存为packager.log用一段脚本先归类再定位。import re from collections import Counter from pathlib import Path LOG Path(packager.log) # 错误文案随版本和语言环境变化这里给的是常见几类的匹配式按实际情况改 PATTERNS { 缺封装: re.compile(rno\spackage|package\snot\sfound|未找到封装, re.I), 缺Part: re.compile(rpart\snot\sfound|invalid\spart|无效器件, re.I), 位号重复: re.compile(rduplicate\sref|refdes.*duplicate|位号重复, re.I), 引脚未接: re.compile(runconnected|no\sconnect|未连接, re.I), } def classify(line: str) - str: 按关键字给单行报错打标签匹配不上就落到其他 for name, pat in PATTERNS.items(): if pat.search(line): return name return 其他 def main() - None: if not LOG.exists(): raise SystemExit(先把 Packager 页内容另存为 packager.log 再跑) counter Counter() detail: dict[str, list[str]] {} for raw in LOG.read_text(encodingutf-8, errorsignore).splitlines(): line raw.strip() if not line: continue kind classify(line) counter[kind] 1 detail.setdefault(kind, []).append(line) # 按条数从多到少打印每类只列前 5 条样例避免刷屏 for kind, n in counter.most_common(): print(f[{kind}] {n} 条) for line in detail[kind][:5]: print( , line) if __name__ __main__: main()逻辑很直白逐行读日志用正则匹配归类最后按数量排序输出。re.I让匹配忽略大小写因为不同语言环境下输出的大小写不一致errorsignore是为了防止日志里混入编码异常的字符导致整个脚本崩掉detail[kind][:5]只打前 5 条样例是为了让你看到「这类错误长什么样」而不是被重复内容淹没。需要调的参数就一个PATTERNS里的正则。第一次跑之前先从日志里各挑一条典型错误把原文贴进去改匹配式。这套东西不追求通用只追求对你这套环境的输出格式管用。5. 避坑与排查五条踩过的记录下面这五条都是「当时觉得莫名其妙、事后看原因特别简单」的类型按发生阶段排。每条按现象、原因、解决写遇到类似症状可以直接对号。5.1 建项目与库链接阶段记录一新机器打开工程符号全在打包全挂。现象工程从同事那里拷过来打开一切正常符号显示完整连线也在DRC 跑下来几乎没错误。一打包Output 里刷出几十条找不到 Part 的报错。原因库链接指向的是网络路径两台机器映射的盘符不一致。工具打开工程时不会主动校验库可达性它只是把路径记下来真正去读库要等到打包。所以画图阶段一切正常问题被推迟到了最后一步。解决接手工程先核对库链接路径确认在当前机器上能访问。团队内部统一用相同的映射路径别用个人盘或者临时目录。工程目录和库目录尽量放在同一层级下路径短、层级浅换机器时改动量最小。记录二同名 Part 的引脚对不上。现象从老项目拷了一页电路过来符号正常连线正常打包时报引脚数量或引脚名不匹配。原因老项目锁的是旧版本库新项目用的是新版本库同一个 Part 名在两个版本里引脚定义被改过。工具按 Part 名去查查到的是新版本定义跟页面上这个符号的实际引脚对不上。解决不要改符号改库指向。让整个工程统一指向一份库改完重新打包让工具重新解析所有 Part。如果两个项目确实必须用不同版本的库那就别跨项目拷页老老实实按新库重画或者在新库里建一个兼容 Part。5.2 参数与编辑阶段记录三工具栏的电源符图标点不动。现象想放电源符号工具栏上对应图标是灰的点不了。其他符号一切正常。原因特殊元件项里没有指定电源符。工具不知道这个工程里哪个符号代表电源索性把入口关掉。教程里那句话就是这个意思——指定完成后图标才可用。解决进「设置 设置」在特殊元件项里把连接符、电源符、地符各指定一个。指定源是中心库所以库链接必须先通。指定完关掉设置窗口再打开工具栏图标就亮了。记录四器件摆上去看着对齐转 Layout 后位置全飘。现象原理图上器件排列整齐引脚都在栅格上。转到 Layout 后元件坐标带小数位置对不齐。原因单位或栅格中途改过。前半段用一套栅格画后半段改了单位新放上去的器件坐标落在非整数位置。原理图里看着对齐是因为显示精度掩盖了小数Layout 里精度更高就露馅了。解决单位、栅格在项目启动时定死画到一半不改。已经画乱的用对齐功能批量重排到栅格上别一个个手拖。真要改单位改完立刻全图重排一次别留半新半旧的状态。5.3 打包与转 Layout 阶段记录五打包报错点进去图纸上什么都没高亮。现象Packager 页里点错误标签按理应该自动跳到出错位置结果跳过去页面没变化或者跳到了空白区域。原因这类情况多半是错误挂在页级属性或者图框上不是挂在某个器件上所以定位到的是页面本身而不是具体元素。另一个可能是错误来自跨页连接符连接符的一端在当前页另一端在别的页定位只跳到了一端。解决先看错误文本里有没有页号或位号信息有的话直接按页名或位号搜索比依赖自动定位快。跨页连接符类的错误务必两端都检查名字差一个字符就会断成两个网络而且不报错、只报悬空。6. 进阶把一次性流程压成一张自检表这套流程走过几遍之后真正的效率提升不在手速而在「少返工」。返工的大头永远是打包阶段才发现的前置问题所以我把它们全部前置成一张表打包前十分钟过一遍比事后翻日志便宜得多。6.1 打包前十分钟自检清单检查项判据不通过时先做什么库链接可达库路径在当前机器能打开改链接别改符号Part 覆盖率全工程无「缺 Part」类提示补库或替换器件位号唯一性无重复位号批量重编号电源网络命名同类电源只有一种名字统一改名重连跨页连接符成对出现无单端逐页比对连接符名空引脚处理该断开的都有断开标记补标记别留悬空DRC 结果逻辑类错误清零按错误定位逐条改这张表的用法是「不通过就不打包」不是「打包失败再回来看」。差别看着小实际差的是心态前者是可控的检查后者是在几百行报错里找线索。6.2 用一份模板工程收敛差异比自检表更彻底的做法是维护一份模板工程。里面预置好中心库链接的相对路径、常用电源与地符号的指定、标准图幅与标题栏、一套 DRC 规则、以及分层命名规范。新项目从这份模板拷贝起步改项目名和输出目录就能开画。这样做的收益是差异收敛。团队里每个人建工程的习惯不同有人用 mil 有人用 mm有人把电源符叫 VCC 有人叫 3V3这些差异单看都是小事累积到一个多人协作的工程里就是打包灾难。模板把这些自由度提前砍掉剩下的自由度只留给你真正需要自由的地方——电路本身。模板要跟着工具和库的升级同步维护别建完就锁进柜子。我一般每季度过一遍把新踩的坑补进模板的默认规则里把过时的库路径更新掉。说实话我早年最烦的就是打包这一步觉得前面画得挺顺怎么到最后总要卡一下。后来才明白打包不是终点检查它只是把前面所有偷懒的地方一次性结算。从那以后我每次开新工程都强制先把库链接、特殊元件、单位和栅格这三件事走一遍走完才允许自己放第一个器件。这个习惯救过我不少次也希望帮到你。本文还有配套的精品资源点击获取