简介IT8987EVG.pdf 是面向嵌入式控制器EC与笔记本电脑底层硬件开发者的芯片数据手册聚焦 ITE IT8987E/VG B 版本的 Preliminary Specification V0.3.1可用于了解电源管理、热管理、键盘控制、系统配置及主机接口等设计要点。压缩包共 1 个 PDF 文件大小约 5.32MB内容包含特性说明、系统框图、寄存器定义、修订历史与预定义命令描述并涉及 SMECCS、GCR8、GCR9、SMBus 中断事件与 SMCLK 1MHz 设置等细节。已有 1676 人学习或下载。读者可据此查阅芯片版本从 00h 到 01h 的变更、关键寄存器位定义及电源开关/看门狗相关配置为 EC 固件开发、硬件调试和方案评估提供较完整的参考也适合作为资料核对与设计排错时的案头文档。1. 嵌入式控制器一台笔记本开机那一秒谁在替 CPU 干活按下电源键到屏幕亮起中间有几百毫秒到几秒的空白。这段时间 CPU 还没跑起来内存控制器没初始化操作系统连影子都没有。但风扇会转、电源指示灯会亮、电池电量会被读出来、键盘上的电源键要能被识别成长按还是短按——这些事必须有人做而且必须是一块功耗极低的 MCU 在做。这块 MCU 就是嵌入式控制器行业里习惯叫 EC。IT8987E/VG 这类芯片的规格书之所以值得逐页啃是因为它把「一台电脑在 CPU 睡着时如何保持活着」这件事拆成了寄存器级别的实现LPC 总线怎么挂到主机上、共享内存怎么和 BIOS 交换数据、电源状态机怎么在 S0 到 S5 之间迁移、键盘扫描和热管理怎么在不惊动主处理器的情况下完成。理解了 EC 的机制你再看任何一本笔记本的电源时序图都会发现它不再是玄学。2. LPC 总线与 PnP 配置EC 是怎么被主机“发现”的EC 挂在主机的低速总线上靠的不是 PCIe 枚举那一套而是更古老的 LPCLow Pin Count加一套类 ISA 的即插即用配置机制。这一章拆的是「主机怎么知道有一颗 EC 存在、怎么给它分配 I/O 端口和中断」这条链路。2.1 LPC 周期类型决定了 EC 能听懂哪些访问规格书第 6.1 节把 LPC 接口单独列成一章先给了 Overview 再给 Features然后专门列出 Accepted LPC Cycle Type。这个顺序不是排版随意而是在强调一件事EC 不是被动接收所有总线周期的从设备它只对特定类型的周期做出响应。LPC 总线是 Intel 在 ISA 基础上做的引脚精简方案物理上只有 7 根必需信号线加 6 根可选线但逻辑上要复刻 ISA 的 I/O 读写、内存读写、DMA 和中断。它把一次传输拆成「起始帧 地址周期 数据周期」几个阶段用 LAD[3:0] 这四根复用线分时传输命令、地址和数据。EC 作为 LPC 从设备需要在地址周期里判断这个地址是否落在自己负责的范围内是才拉低 LFRAME# 之后的响应信号进入数据周期。常见的实现思路是EC 内部有一组地址比较器把主机发来的 I/O 地址和 PnP 配置阶段分配好的基地址做比对命中就接管这个周期未命中就不响应由总线上其他设备接手。所以「Accepted LPC Cycle Type」这张表实际定义的是 EC 的能力边界——它支持哪些 I/O 读写宽度、是否响应固件内存周期、能不能处理 DMA。选型时如果看到某个外设需要通过 LPC 固件周期访问 EC 内部 Flash而规格书里这一类周期不在接受列表内那这条路径从一开始就走不通只能改用共享内存接口。同一节里还有 Debug Port Function 和 SERIRQ 的描述。SERIRQ 是串行中断把 ISA 时代那堆并行的 IRQ 线收敛成一根线分时传输。EC 通过它向主机上报键盘、鼠标、电源事件的中断。这里有个容易被忽略的细节SERIRQ 是采样式的中断请求要在特定时钟沿被采到才算数所以 EC 固件里拉中断的时序必须和 PCI 时钟对齐这是后面排查「中断偶尔丢」问题的根源之一。2.2 PnP 配置寄存器一套用 index/data 两个端口撑起来的配置空间规格书第 6.2 节把 Plug and Play Configuration 拆得非常细从 Logical Device Assignment 一路列到每一种逻辑设备串口、键盘、Consumer IR、共享内存接口各自的配置寄存器。这套机制的本质是主机只有两个 8 位 I/O 端口可用一个写索引一个读写数据靠这个「间接寻址」窗口去访问一整个配置空间。下面这段伪代码展示的是标准流程不是真实驱动但每一步都对应规格书里明确定义的寄存器/* PnP 配置阶段进入配置态 - 选逻辑设备 - 分配资源 - 退出配置态 */ #define PNP_ADDR_PORT 0x2E /* 索引端口写寄存器号 */ #define PNP_DATA_PORT 0x2F /* 数据端口读写寄存器值 */ static void pnp_write(uint8_t reg, uint8_t val) { outb(PNP_ADDR_PORT, reg); /* 先送寄存器索引 */ outb(PNP_DATA_PORT, val); /* 再写数据 */ } static void ec_config(void) { /* 1. 进入配置态连续写两次 0x87 到索引端口 */ outb(PNP_ADDR_PORT, 0x87); outb(PNP_ADDR_PORT, 0x87); /* 2. 读芯片 ID 确认对面确实是预期器件 */ pnp_write(0x20, 0x20); /* 指向 CHIPID1 */ uint8_t id1 inb(PNP_DATA_PORT); pnp_write(0x21, 0x21); /* 指向 CHIPID2 */ uint8_t id2 inb(PNP_DATA_PORT); if (id1 ! EXPECT_ID1 || id2 ! EXPECT_ID2) return; /* ID 不符直接放弃避免误配其他器件 */ /* 3. 选中某个逻辑设备LDN再给它分配 I/O 基址和 IRQ */ pnp_write(0x07, LDN_KBC); /* LDN 寄存器选择逻辑设备号 */ pnp_write(0x30, 0x01); /* LDA激活该逻辑设备 */ pnp_write(0x60, 0x06); /* IOBAD0[15:8]I/O 基址高字节 */ pnp_write(0x61, 0x00); /* IOBAD0[7:0]I/O 基址低字节 */ pnp_write(0x70, 0x01); /* IRQNUMX分配 IRQ1 给键盘 */ /* 4. 退出配置态资源生效 */ outb(PNP_ADDR_PORT, 0xAA); }这里的每一个动作都能在规格书第 6.2.2 和 6.2.3 节找到对应条目。0x20/0x21 是 CHIPID1/CHIPID20x07 是 LDN0x30 是 LDALogical Device Activate0x60/0x61 是 IOBAD0 的高低位字节0x70 是 IRQNUMX。退出的 0xAA 也是标准约定。值得琢磨的是为什么配置空间要设计成「先选设备再配资源」。因为 EC 内部集成了七八个逻辑设备——两个串口、KBC 键盘接口、鼠标接口、Consumer IR、系统唤醒控制、共享内存接口——它们共享同一套寄存器地址。选 LDN 相当于切换「当前操作对象」之后的 0x30、0x60、0x70 都作用在这个被选中的设备上。这种设计的代价是配置过程有状态、不可并发好处是地址空间极省两个端口就够。提示读规格书第 6.2.2.4 节的 CHIPVER 时注意版本号。修订历史里明确写了芯片版本从 00h 改成了 01h也就是说同一份文档的 B 版本对应的是不同的芯片 revision。驱动里如果拿 CHIPVER 做能力判断判断表要按 01h 更新否则新芯片会被当成旧芯片降级处理。2.3 逻辑设备分配与资源冲突为什么 EC 的 I/O 基址不能随便填规格书 6.2.1 节叫 Logical Device Assignment讲的是每个逻辑设备在系统里占什么资源。这里的设计取舍很明显EC 的资源分配完全由 BIOS 在 POST 阶段写入芯片本身不带默认的资源映射只带一套可编程的配置寄存器。这带来两个后果。第一EC 固件不能假设自己的 I/O 基址是固定的任何访问自身寄存器的代码都必须先读回配置值再算偏移写死端口号的固件换一块主板就会翻车。第二BIOS 侧的资源分配要考虑和 LPC 总线上其他设备的冲突——老式 Super I/O、TPM、板载调试口都可能挤在这片 16 位 I/O 空间里。规格书把每个逻辑设备的描述符 0 和描述符 1 的基址分开列出IOBAD0 和 IOBAD1就是为了让一个设备能占两段不连续的 I/O 窗口比如键盘接口同时需要 0x60/0x64 和数据缓冲区两段地址。从机制上看这种「完全可编程」的设计把复杂度从硅片推给了固件和 BIOS。芯片面积省了但系统集成时每块主板都要重新做一遍资源规划。我一般会这么理解这是 PC 体系结构里「兼容性优先」的典型妥协——保持和 ISA 时代一致的软件模型让二十年前的键盘驱动代码还能跑代价是资源管理永远停留在手工阶段。3. 共享内存与主机接口CPU 和 EC 之间的那块“信箱”CPU 跑起来之后和 EC 的通信不能靠轮询几十个寄存器慢慢磨需要一块双方都能访问的内存窗口。规格书第 6.3.4.4 节的 SMECCSShared Memory EC Control and Status Register就是这套信箱机制的控制中枢。3.1 共享内存接口的分工谁写、谁读、谁清标志共享内存接口SMFI在 PnP 配置里是一个独立逻辑设备有自己的基址。它的工作模式是典型的双端口信箱主机侧往内存窗口写命令和数据然后置位控制寄存器的某个 bit 通知 ECEC 处理完往状态寄存器写结果再置位完成标志主机读到完成标志后取走数据清标志。SMECCS 里第 5 位的默认值由 host I/F 决定这条修订记录看似琐碎实际指向一个关键设计这个位的初值不是芯片内部固定的而是取决于主机接口在上电时的状态。换句话说如果主机侧在 EC 固件初始化完成之前就已经开始访问共享内存读到的控制状态可能和预期不同。常见的实现思路是让 EC 固件在启动早期先把这块区域整体初始化一遍把控制寄存器的每个 bit 都写成确定值避免主机读到随机态。这套机制的一个隐含约束是共享内存不是邮箱队列没有硬件层面的 FIFO。多笔命令必须靠软件握手串行化——主机写完一笔等 EC 置完成位清掉才能写下一笔。规格书没有花篇幅描述队列因为硬件根本没做。所以固件里如果出现两处代码并发访问共享内存就必然要靠软件锁这把锁的正确性直接决定了会不会出现「命令丢失」或者「数据串包」。3.2 寄存器级的握手时序一次完整的命令往返把一次主机到 EC 的命令往返拆开大概是这样的时序每一步都落在具体寄存器上阶段主机动作EC 动作关键寄存器1写命令码与参数到共享内存窗口—SMFI 基址 偏移2置位请求位—SMECCS 请求 bit3轮询等待检测到请求位读参数SMECCS 状态 bit4—执行命令写结果到窗口SMFI 基址 偏移5—置位完成位可选触发中断SMECCS 完成 bit / SERIRQ6读到完成位取结果—SMECCS 完成 bit7清完成位释放信箱等待下一次请求SMECCS 完成 bit这张表里最容易出问题的是第 2 步和第 7 步的配对。如果主机在 EC 还没清请求位的时候就写下一笔命令新数据会覆盖旧数据而 EC 处理的是被覆盖后的内容——现象就是「偶尔一条命令的参数莫名其妙变成上一条的」。另一种情况是主机清了完成位但 EC 还没来得及观测到EC 以为主机没取走结果下次又置一次完成位主机就会读到重复的完成信号。规避手段在固件层面置位和清位都要遵循「写-回读-确认」的节奏不能写完就走共享内存窗口的写入要保证原子性参数多字节时先写数据区、最后写触发位让触发位成为整个操作的提交点。这个模式和很多环形队列的「先写 payload 再更新 tail」是同一个思路只不过这里没有环形结构只有一对标志位。3.3 中断还是轮询两条路径的成本对比共享内存接口可以配合中断工作也可以纯轮询。规格书在 LPC 章节提到 Related Interrupts to WUC在 SMBus 章节列了 Table 7-17 的 SMBus Interrupt Events Expression说明中断事件在 EC 内部是被统一收集后往外送的。选择哪条路径取决于场景电源事件、热告警这类低频但要求及时响应的走中断EC 在中断服务程序里直接处理主机侧不需要轮询。BIOS 更新、批量读取传感器数据这类高频或大数据量的走共享内存加轮询避免中断风暴。注意纯轮询的代码在开发阶段跑得好好的量产后偶发卡死多半是轮询超时设得太短。EC 固件里如果有耗时操作比如 Flash 擦除响应延迟可能到毫秒级主机侧的超时必须按最坏情况留余量不能按平均值设。4. 电源状态机与看门狗EC 为什么必须比 CPU 先醒、比 CPU 后睡一台机器的电源时序本质是一串「谁先上电、谁先断电」的偏序关系。EC 在这条链上处在最底层它必须第一个活过来最后一个睡下去。规格书第 5 章把 Chip Power Planes and Power States、Pin Power Planes and States、Reset Sources and Types、Chip Power Mode and Clock Domain 全部展开就是在定义这条偏序关系的硬件基础。4.1 电源域与时钟域为什么 EC 的待机功耗能做到毫瓦级规格书 5.6 节讲 Chip Power Mode and Clock Domain5.8 节讲 Power Consumption Consideration。这两节连在一起看逻辑很清楚EC 内部的电路被划分成多个电源域和时钟域不同域可以在不同状态下独立开关。在系统待机S3/S5时EC 只保留最小必要的域——实时时钟、唤醒逻辑、少量 SRAM——其余全部断电或停钟。这种分区带来的直接效果是待机电流可以压到极低。常见的实现思路是EC 内部有一个始终供电的 Always-On 域运行一个极低频率的时钟比如 32.768kHz 晶振分频专门负责监听电源键、看门狗、RTC 闹钟这些唤醒源主域在系统上电后才起振到几十兆赫兹。规格书 5.7 节还专门列出 Pins with Pull, Schmitt-Trigger or Open-Drain Function因为这些引脚的电气特性直接决定了待机时会不会有漏电流——一个本该上拉的引脚如果悬空在待机状态下就可能因为输入级来回翻转而白耗电。从设计动机上看这是移动设备续航需求的直接映射。EC 是整机唯一在 S5 状态下还活着的计算单元它的静态功耗乘以待机小时数就是用户感知到的「电池放一晚上掉多少电」。所以规格书里那些看起来枯燥的电源域表格实际是续航指标的来源。4.2 复位源与 PWRFAIL#掉电瞬间的最后一搏5.5 节 Reset Sources and Types 区分了多种复位来源上电复位、看门狗复位、外部复位引脚、软件复位。为什么要分这么细因为不同复位源对应的恢复策略完全不同。上电复位要走完整初始化流程看门狗复位说明固件跑飞了必须记录故障现场再恢复软件复位可能只是某个子系统重配。5.4 节单独拎出 PWRFAIL# 中断到 INTC 的路径这条设计是掉电保护的硬件兜底。当主电源开始跌落PWRFAIL# 会先于芯片彻底断电被拉低触发一个高优先级中断。EC 在这个中断里能做的事很有限——不能做 Flash 擦写不能跑长循环——只能把关键状态比如当前电源状态、待保存的配置写进由备用电源或电容维持的 SRAM 里然后等电真正断掉。下次上电时固件读这块 SRAM 判断上次是不是异常掉电决定要不要走恢复流程。这就是规格书里那类「只有一个信号但决定了数据完整性」的设计。没有 PWRFAIL# 的话掉电时 EC 正在写的配置就丢了用户看到的现象是「设置莫名其妙回退」。4.3 看门狗与 GCR8 改名一次 bit 重命名背后的功能演进修订历史里有一条很具体的记录7.5.3.9 节的 GCR8 第 4 位被改名原来叫 PWRSW WDT 2 EnablePWSW2EN改成 PWRSW WDT 2 Enable 1PWSW2EN1。同时 7.5.3.10 节的 GCR9 新增了第 5 位。这种「加个 1」的改名在规格书里不显眼但它说明了一件事芯片在 B 版本上把电源开关相关的看门狗从一路扩展成了多路。原来的 PWSW2EN 只控制一个看门狗通道改名成 PWSW2EN1 意味着存在 PWSW2EN0 或类似的兄弟位分别控制不同通道。为什么电源键需要看门狗因为电源键是机械开关按下时会有抖动。EC 要区分「短按」和「长按 4 秒强制关机」就需要一个计时器在按键按下后开始计数短按在计时到之前松开走正常开关机流程长按到计时溢出直接切断电源。这个计时器如果因为固件 bug 没被正确清除机器就会在用户松手后自己关机——现象是「按一下就关机根本开不了机」。多路看门狗的意义在于把不同来源的电源事件电源键、电源适配器插拔、电池低电分开计时互不干扰。提示调试电源键相关问题时先确认 GCR8/GCR9 里各个看门狗使能位的实际值再确认计时溢出后触发的是哪条动作路径。很多「电源键不灵」的根因不在按键扫描而在看门狗位被错误使能。5. 避坑与排查EC 调试里最容易翻车的几个点规格书是静态的机器是动态的。下面这几条是从电源时序、总线访问、固件行为三个层面总结的常见翻车现场每条都对应规格书里某个具体章节。5.1 现象BIOS 阶段读不到 EC系统起不来。原因没走完 PnP 进入序列。解决确认 0x87 双写和 0xAA 退出PnP 配置态的进入靠连续两次写 0x87 到索引端口。这个「双写」是防误触发的设计——单次写 0x87 可能是普通数据连续两次才被识别为进入命令。如果驱动里因为中断打断导致两次写之间插入了别的 I/O 操作芯片就不会进入配置态后续所有读 CHIPID 的动作都返回无效值。排查顺序先用逻辑分析仪抓索引端口的写序列确认 0x87、0x87 是连续且中间无其他访问再确认退出时写的是 0xAA不是别的值。有些代码在异常路径里直接跳过退出步骤导致芯片一直停在配置态后续正常 I/O 访问全部被解释成配置寄存器访问现象是「键盘完全没反应」。5.2 现象键盘偶发丢键。原因SERIRQ 时序与采样窗口错位。解决对齐时钟沿并缩短中断服务路径SERIRQ 是采样式串行中断EC 拉请求的时机必须落在主机采样的窗口内。如果 EC 固件在拉中断前后有较长的不关中断代码段中断请求可能正好错过采样沿主机就收不到这次键盘事件。这类问题的典型特征是「负载高的时候丢键更频繁」——因为中断服务程序被其他任务挤占时序抖动变大。解决办法是把键盘扫描的中断路径做短只做「把扫描码放进缓冲区 拉中断」两件事解析和上报放到主循环里。同时确认 EC 的时钟域配置没有把 LPC 接口所在的域降频。5.3 现象共享内存命令偶发参数错乱。原因缺少软件互斥。解决单点提交 全流程串行化前面 3.2 节讲过握手时序实际踩坑往往出在并发上。假设 EC 固件里有两处代码都会往共享内存窗口写数据一处是温度上报一处是电池信息更新。如果没有互斥温度上报写完参数、还没置触发位电池更新就把参数覆盖了然后置了触发位——主机收到的就是「温度命令带着电池参数」。解决方式不是给共享内存加硬件锁它没有而是在固件里设一个「信箱占用」标志任何访问前先抢占用完释放。退一步的做法是把所有共享内存访问收敛到一个任务里其他任务通过队列投递请求。这个模式在 RTOS 环境里很常见本质是把并发问题转化成排队问题。5.4 现象待机功耗偏高电池掉电快。原因某个引脚的上拉/下拉配置与待机状态不匹配。解决逐条核对引脚电气特性表规格书 5.7 节列出了带内部上拉、施密特触发输入、开漏输出的引脚。这些引脚的电气特性在待机状态下决定了静态电流。如果一个配置成输入的引脚在外部悬空而内部上拉又没使能输入级就会在阈值附近来回翻转产生持续的动态功耗。排查方法进入待机状态后逐个测量可疑引脚的电压看是否稳定在明确的电平上。不稳定就说明该引脚既没被外部电路钳位也没被内部上拉/下拉固定。对照规格书的引脚表把每个在待机状态下仍需保持的引脚配置成确定的电平。5.5 现象固件升级后设备变砖。原因Flash 擦写期间掉电且没有备份区。解决双区升级 PWRFAIL# 中断保护EC 固件通常存在片内或片外 Flash 里升级过程要擦除再写入。擦除期间如果断电引导区就被破坏了下次上电 EC 起不来主机连 EC 都找不到整机黑屏。硬件层面的兜底是 PWRFAIL# 中断——检测到掉电立即中止擦写。但更可靠的是软件层面的双区设计Flash 分 A/B 两区当前运行 A 区时升级 B 区升级完成并校验通过后再切换引导指针。这样任何时刻掉电至少有一个完整的固件区可用。规格书里没有直接讲双区升级但 5.5 节的复位源分类和 PWRFAIL# 路径就是为这类可靠性设计准备的硬件前提。6. 从寄存器手册到系统设计EC 这类器件的取舍在哪里把这份规格书从头翻到尾会发现它有一个贯穿始终的特征几乎所有的能力都是「可配置」的芯片本身只提供最小限度的默认行为剩下的全部交给固件和 BIOS 决定。资源分配由 BIOS 写逻辑设备由 LDN 选择共享内存的握手由软件定义电源状态机的迁移条件由固件判断。这种设计不是偷懒而是 EC 这个位置的必然选择——它要适配的主板形态太多了从轻薄本到工控机电源拓扑、传感器数量、键盘矩阵都不一样任何硬编码的默认行为都会在某块板子上变成障碍。代价也很清楚。完全可编程意味着系统集成的正确性高度依赖固件质量而 EC 固件恰恰是最难调试的那类代码它跑在没有操作系统、没有内存保护、没有调试器的环境里出问题时整机黑屏连日志都没有。所谓「黑匣子」困境在 EC 上是字面意义——你能看到的是现象看不到的是那颗 MCU 内部到底执行到哪一步。所以规格书里那些复位源分类、看门狗多路设计、PWRFAIL# 中断路径本质上都是在给这个黑匣子加外部观测点和自动恢复手段。如果要做验证一个可行的方法是分级观测先在 PnP 层确认主机能正确枚举所有逻辑设备并读到预期的 CHIPVER再在共享内存层跑一组带超时的命令往返确认握手时序没有竞态最后在电源层做反复的 S3/S4/S5 迁移和强制掉电测试观察 PWRFAIL# 中断是否被正确触发、恢复流程是否走通。这三层覆盖了 EC 大部分的实际失效模式。另一个值得深挖的方向是看门狗和电源状态的耦合。GCR8/GCR9 里那些按位拆分的使能控制说明设计者预期到不同电源事件需要独立的超时策略。如果固件把所有超时都设成同一个值看似省事实际会在「电源适配器插拔」和「电源键长按」这两个场景里互相干扰——前者可能持续几秒的抖动后者要求精确的 4 秒判定共用超时必然有一边误判。早期我调一个待机唤醒失败的案例反复怀疑是唤醒源配置错了换了几版固件都没解决最后用逻辑分析仪抓 LPC 总线才发现主机在进入 S3 之前根本没有把最后一条命令发出去——共享内存的完成位在上一次事务里没被清干净导致这次写请求被 EC 当成重复事件丢弃。从那以后我每次碰共享内存相关的代码都强制把请求位和完成位的置位、清零、回读各走一遍绝不允许「写完就走」。希望这些踩过的坑能帮你少走一段弯路规格书里剩下的细节值得对着实物一条一条验过去。本文还有配套的精品资源点击获取