简介TI DS160PR410 中文数据手册面向服务器、主板与高速接口设计的硬件工程师针对 PCIe 长走线、连接器与线缆引入的码间串扰导致眼图闭合的问题给出线性转接驱动器的完整设计依据。压缩包内为 1 份 PDF约 1.65MB章节涵盖特性概述、引脚配置、电气与高速特性、SMBus/I2C 时序、功能框图与工作模式、编程方法及典型应用可用于选型比对、原理图评审与链路预算核算。文档具体展开四通道线性均衡器对第 14 代 PCIe、16Gbps 乃至 25Gbps UPI 速率的支持8GHz 下 18dB 的 CTLE 升压与最高 45dB 通道损耗补偿100ps 超低延迟、160fs 附加随机抖动、3.3V 单电源与 130mW/通道的低功耗表现并说明自动接收器检测、与协议无关的链路训练透传以及引脚搭接、SMBus、EEPROM 三种配置方式。目前已有 146 人学习下载。1. 一块 4mm×6mm 的 PCIe 转接驱动器DS160PR410 数据手册先解决哪几个硬问题PCIe Gen4 链路一旦在主板、背板或线缆上跑出 30dB 以上插损眼图就会从“能看”变成“玄学”这时很多人才会去找 PCIe 转接驱动器。DS160PR410 这份数据手册描述的是一颗四通道、线性、协议无关的 PCIe 第 1/2/3/4 代转接驱动器它不重构协议只做 CTLE 均衡和线性输出驱动把被 ISI 压扁的输入眼图重新拉开同时保留发射预设让主机和端点继续做链路训练。适合做服务器、存储、网卡、加速卡和台式机主板的硬件工程师也适合正在判断“该上 redriver 还是 retimer”的系统设计者。手册标注的是 ADVANCE INFORMATION中文版只适合速查真正开板前要拿最新英文版对一遍参数和表 1 到表 4。2. 链路预算先算清45dB 通道、18dB CTLE 与 100ps 延迟怎么落到选型2.1 线性转接驱动器与重定时器的分界DS160PR410 的定位很明确它是线性转接驱动器不是重定时器。线性转接驱动器把接收到的差分信号送进连续时间线性均衡器做高频补偿再经过线性输出驱动器推出去整个过程不解码、不重组数据包也不重建时钟。这个特性带来的直接好处是协议透明PCIe 链路训练里的发射预设协商、均衡系数调整、链路宽度协商都可以照常进行redriver 不会把 LTSSM 状态机当成黑匣子截断。手册里专门强调“保留发射预设信号特性”意思就是主机控制器和终点仍然能按 PCIe 规则协商 TX EQredriver 只负责把通道损耗补回来一部分。重定时器的思路完全不同。它内部有 CDR会把数据重新采样、重新定时再以新的眼图发出去对长背板、连接器阻抗不连续、抖动累积很大的场景更有效。但重定时器延迟更高、功耗更大、配置更复杂而且对协议层介入更深。选型时不要只看“能不能把眼图打开”要看链路预算里缺的是损耗还是抖动。通道损耗为主、抖动余量还够、又不想破坏链路训练透明性线性 redriver 更合适通道损耗和抖动同时吃紧或者链路要跨多级连接器才轮到重定时器。方案延迟量级协议透明性典型适用场景线性转接驱动器100ps 级保留 TX preset链路训练透明通道损耗为主Gen1 到 Gen4空间受限重定时器更高需要 CDR 和重传配置更重长背板、抖动累积大、多级连接器无源走线/连接器优化最低无短通道、损耗余量足够DS160PR410 还支持到 25Gbps 数据速率手册里提到包括超级路径互联这类非 PCIe 协议。这个参数不要理解成“任何 25Gbps 链路都能无脑上”它说明的是线性通道带宽和均衡能力有余量真正落地仍要看通道插损、连接器、AC 耦合电容和接收端均衡能力。对 PCIe 用例手册明确覆盖第 1/2/3/4 代Gen4 的 16Gbps 是主战场对更高速率的协议先确认链路预算和参考时钟方案再谈 redriver 放哪里。2.2 45dB 通道、18dB CTLE 与 100ps 延迟的工程含义手册给出的通道损耗处理能力上限是 45dB8GHz 下 CTLE 升压最高 18dB。这两个数字不能简单相减当成“还剩 27dB 余量”。45dB 是通道损耗的描述18dB 是均衡器在 Nyquist 频点附近的高频提升能力实际眼图还受码间串扰、串扰、连接器谐振、AC 耦合电容、封装和接收端 CTLE/DFE 共同影响。redriver 的作用是把被通道低通特性压扁的眼图在频域上做反向补偿但补偿曲线不是万能的过度提升会把高频噪声和串扰一起放大眼图反而更差。100ps 的超低延迟和 160fs 的低附加随机抖动是这颗器件比较关键的两个卖点。100ps 量级意味着对 PCIe 链路训练、CPU 到端点往返时延的影响很小适合对延迟敏感的加速卡、网卡和存储路径。160fs 附加随机抖动说明器件本身不会给链路增加太多抖动预算但前提是电源噪声、参考平面和输出端 AC 耦合处理得当。实际调试时如果眼图高频噪声很大先别怀疑 CTLE 不够先看电源纹波和地回流血泪经验是 redriver 的电源噪声经常比通道损耗更早把眼图吃掉。手册把应用拓扑分成 pre-channel 和 post-channel 两类配合 Root Complex 到 End Point 的链路看更直观。放在长通道末端、靠近接收端时CTLE 看到的是完整通道损耗补偿目标比较明确放在通道中间时前后两段损耗要重新分配前级输出到后级输入的短 stub、AC 耦合电容位置都会影响最终眼图。我一般会先按参考设计把 redriver 放在靠近接收端的位置用 0dB VOD、中等 CTLE 起调再根据眼图高低频分量决定是加 boost 还是调 VOD而不是一上来就把 CTLE 拉满。2.3 什么时候该上 x4/x8/x16 多片级联DS160PR410 是四通道器件一个芯片对应四条差分 lane。x4 链路一片就够x8 要两片x16 要四片。手册明确支持 x2、x4、x8、x16 PCIe 总线宽度通过一个或多个 DS160PR410 级联实现。这里的关键不是“片数够不够”而是 lane 分组、封装摆放、I2C 地址分配和电源/散热预算。x16 用四片时如果四片都挂在同一条 SMBus 上EQ0_ADDR0 和 EQ1_ADDR1 编出来的地址不能撞如果每片单独走 EEPROM 主模式就要保证每片 EEPROM 内容一致且上电时序可控。多片级联还要看延迟和抖动预算。单片的 100ps 延迟很低但四片串在同一链路里延迟和附加抖动会累加。多数 x16 应用不是把四片串成一条超长通道而是每四 lane 一组各自补偿自己那一段通道。做背板或 riser 时先按 lane 分组画通道预算表把 Root Complex 到 redriver、redriver 到连接器、连接器到 End Point 的插损分开算再决定每片放哪里。电源预算也要提前算四通道全开时器件电流典型 150mA、最大 200mA两通道工作时 85mA 到 110mA待机 26mA 到 33mAx16 四片全开就是几百 mA 量级3.3V 平面和散热焊盘不能按“小芯片”随便处理。3. 硬件落地40 引脚 WQFN 的电源、AC 耦合与四电平引脚怎么搭3.1 电源与 VREG 去耦3.3V 单电源不等于随便铺DS160PR410 用 3.3V 单电源推荐工作范围 3.0V 到 3.6V绝对最大 4.0V。手册给了分段电源噪声容限低频段宽松、高频段收紧意思是不能只看万用表上的 3.3V 稳不稳要看 50Hz 到 10MHz 甚至更高频段的纹波。实际板子上VDD 引脚要通过低阻路径连到电源平面不能一串细线拉过去每个 VREG 引脚旁边放 0.1µF 去耦VREG 是内部稳压输出只给内部用不要拿它去给外部器件供电。这个坑很常见有人看到 2.5V 输出就想省一颗 LDO结果内部稳压器被外部负载拖出噪声眼图直接翻车。上电时序也要看。手册推荐 VDD 从 0V 到 3.0V 的斜坡时间在 0.15ms 到 100ms 之间太慢或太陡都可能让内部上电复位和 EEPROM 加载状态机不按预期走。PWDN1/2 和 READ_EN_N 这类 LVCMOS 输入要求最小 100µs 脉宽才能被可靠识别调试时用 GPIO 打一个几微秒的毛刺器件可能根本不认。四通道全开时典型电流 150mA、最大 200mA待机 26mA 到 33mA电源平面和过孔数量要按最大电流留余量别用 0.1mm 线宽走 3.3V。散热焊盘 EP 要当过孔阵列接到地平面手册明确说 EP 是器件的 GND 回流路径低阻连接还能改善散热。热阻参数里 RθJA 约 31.1°C/WRθJC(top) 约 21.4°C/WRθJB 约 12.1°C/W四通道全开 130mW/通道量级无散热器能跑但前提是 EP 焊接良好、过孔阵列够。调试时如果发现芯片局部发热明显高于预期先查 EP 有没有虚焊、VREG 去耦有没有漏、输出有没有短路别急着加散热片。提示VREG 引脚的去耦电容要就近放回流地过孔单独打不要和高速差分对的地回流混在一起。3.2 高速差分对与 AC 耦合RX/TX 的极性和终端DS160PR410 的接收端有片上 100Ω 差分终端单端到地 50Ω发送端是 50Ω 驱动输出差分阻抗 100Ω兼容 AC 耦合差分输入。PCIe 链路常见做法是在发送侧放 AC 耦合电容redriver 的 TX 输出不要直接灌 DC 偏置AC 耦合电容位置和容值按 PCIe 基础规范来不要为了“低频更好”随便换大电容。AC 耦合电容太远、stub 太长会在 Gen4 频段形成谐振眼图高频分量先坏。差分对走线要控 100Ω 差分阻抗组内 P/N 等长过孔和连接器处尽量少 stub。差分极性不要为了走线方便随意对调虽然 PCIe 接收端有极性反转机制但 redriver 是线性通道交叉后调试时很难判断是链路训练的问题还是模拟通道的问题。RX_DET 引脚控制接收检测功能按输入电平使能 50Ω 或大于 50kΩ 的终端具体四档定义看手册表 2。这个引脚如果搭错上电接收检测可能不稳链路时好时坏表现很像“玄学”。TX 输出同时用于上电时的接收检测所以输出端 AC 耦合电容、连接器、接收端终端都会影响检测结果。做 riser 或背板时先确认 TX 到连接器的 AC 耦合电容没有漏贴、没有贴反接收端 100Ω 差分终端没有重复加。有人喜欢在 redriver 输出端再并一颗 100Ω 电阻“加强终端”结果把 AC 耦合后的偏置和检测门槛一起改了链路直接降速。手册没有让你加的外部终端不要加片上终端已经够用。3.3 四电平引脚怎么搭EN_SMB、EQ、GAIN、VOD、RX_DETDS160PR410 有多个四电平控制输入包括 EN_SMB、EQ0_ADDR0、EQ1_ADDR1、GAIN、VOD、RX_DET。四电平不是普通高低电平它靠引脚上的四个电压区间解码通常用电阻分压从 VDD 到 GND 搭出来。不要用普通推挽 GPIO 直接驱动也不要用 PWM 或悬空脚碰运气四电平输入绝对最大电压是 2.75V拿 3.3V 推挽直接怼会超限。分压电阻精度要够上电时电压要稳定因为很多引脚是在上电时锁存状态的。引脚四电平作用关键档位与注意点EN_SMB选配置模式L0 引脚模式L1 SMBus/I2C 主模式L2 保留L3 从模式EQ0_ADDR0、EQ1_ADDR1引脚模式下设 CTLE boostSMBus 模式下编地址引脚模式按手册表 1 解码SMBus 模式按表 4 编地址GAIN上电设 CTLE 直流增益L2 为 0dBL3 为 3.5dBL0/L1 保留VOD上电设 TX VODL0 为 -6dBL1 为 -3.5dBL2 为 0dBL3 为 -1.6dBRX_DET控制接收检测终端按手册表 2 选 50Ω 或大于 50kΩ 终端搭四电平引脚时我一般先列一张表把每个引脚目标档位、分压电阻、上电默认值写清楚再让 Layout 按分压节点短、地回路独立的方式摆。EN_SMB 的 L2 是保留档不要因为分压电阻算错落到 L2GAIN 的 L0/L1 也是保留VOD 的四档倒是都有定义。引脚模式适合快速验证EQ0/EQ1 直接决定 CTLE boostGAIN 和 VOD 在上电时锁存如果后面要细调还是切到 SMBus 或 EEPROM 模式更方便。四电平引脚的上电时序要跟 VDD 斜坡配合VDD 还没稳就去拉 READ_EN_N器件可能锁到错误档位。4. 三种配置模式引脚搭接、SMBus 主从与 EEPROM 自加载的实操路径4.1 引脚模式最少外围、最快验证引脚模式是 EN_SMB 落在 L0 时进入的配置方式。这个模式下不需要 MCU也不需要 EEPROMEQ0_ADDR0 和 EQ1_ADDR1 在上电时按手册表 1 解码成 CTLE boost 设置GAIN 设 CTLE 直流增益VOD 设 TX 输出幅度。PWDN1/2 拉低让通道正常工作READ_EN_N 通过 4.7kΩ 上拉到 3.3VALL_DONE_N 也留 4.7kΩ 上拉但引脚模式不参与 EEPROM 加载。外围最省适合第一版验证和实验室台架。操作步骤可以按下面走确认 EN_SMB 分压到 L0不要落到 L2 保留档。按目标 CTLE boost 查手册表 1给 EQ0_ADDR0、EQ1_ADDR1 搭四电平分压。GAIN 先选 L2 的 0dBVOD 先选 L2 的 0dB别一上来就加 3.5dB 增益或减 6dB 幅度。PWDN1/2 拉低READ_EN_N 和 ALL_DONE_N 各放 4.7kΩ 上拉。上电后用示波器看 TX 输出眼图先确认没有明显过冲、振铃和共模偏移再调 CTLE。引脚模式的优点是链路训练透明配置固定不会因为 I2C 写错寄存器把链路搞挂。缺点是调参不灵活CTLE boost 和 VOD 只能在上电时选档量产换料或换背板后要重新改电阻。我一般把这个模式当“保底方案”先用它把链路跑通确认 redriver 位置和 AC 耦合没问题再本文还有配套的精品资源点击获取