学习内容重点学习了开关点振铃、MOS 管模型与米勒效应掌握了 MOS 及 SiC MOSFET 驱动设计优化方法并梳理了 Buck 电路输出电容选型与 EMI 基础问题。一、开关点处的振铃效应产生的机理1.1问题提出1、死区时间是什么这里有个小台阶是什么情况2、上下尖峰振荡是如何产生的跟哪些因素有关1.2问题分析1.为什么要有死区时间(1)MOS管在切换导通状态的时候MOS管必然会存在中间态-半导导通状态半导通时的MOS管的导通电阻是变化的从很大到接近于0如果两个管子同步切换那么必然会出现都处于半导通状态的情况回路电阻很大。(2)如果两个管子同步切换稍微不同步的话那么会存在两个管子同时导通的情况这样的话就相当于电源直接对地短路了。保险起见干脆将时间错开每次切换的时候让两个管子都不导通一段时间这样就不会出现两个管子同时导通了。但是这样的话我们必须想办法给功率电感续流。2.负压台阶是什么情况MOS管是有体二极管的在两个管子都关闭的时候可通过体二极管的续流。二极管的导通电压约0.7V小台阶是因为MOS通断时二极管导通续流导致了0.7V的电压下降。3.实际电路也会在开关切换时为什么没有0.7V左右的“下冲”负载电流的太小并且上升沿时的死区时间比较短而MOS管的D和S是有寄生电容的。电容都能提供足够的续流电压下降很小。4.上下尖峰振荡是如何产生中间存在寄生电感才会因为电流变化非常快足以在电感上面产生高的电压。产生尖峰震荡的主要因素有寄生电感L1比较大那么产生的尖峰电压肯定是越大的。负载电流越大参与振荡的能量越多那么产生的尖峰也是越高的。开关速度越快寄生电感电流上升的速度也越快寄生电感L1得到的电流也越大所以尖峰也越高。1.3主要结论如下1、死区时间是同步buck中必然存在的如果用示波器测到在开关切换时有个负压的台阶是正常现象2、寄生电感是BUCK上下沿振荡尖峰存在的必要条件。在做电路设计时一定要注意减小寄生电感。3、开关速度越快寄生电感越大那么振荡尖峰也会越大。振荡尖峰与PCB Layout的关系非常大(走线电感)。二、MOS管的模型和米勒效应2.1 MOS管的模型米勒电容CrssCgd就是MOS管的栅漏寄生电容它在开关时会因 Vds 快速变化而耦合电流到栅极形成米勒平台或放大等效输入电容最终拖慢开关速度并可能引发桥臂误触发。2.2 米勒效应2.2.1原理分析1.当下管Q2保持关闭在上管Q1开通瞬间桥臂中点电压快速上升桥臂中点dv/dt的水平取决于上管Q1的开通速度。该dv/dt会驱动下管Q2的栅漏间的寄生电容Cgd流过米勒电流IgdIgdCgd*dv/dtdv/dt越大米勒电流Igd越大。2.米勒电流Igd红色线的路径Cgd→Rgoff→T4 →负电源轨产生左负右正的电压。3.VgsIgd*Rgoff负电源轨这个电压叠加在功率器件门极Vgs会被抬高当门极电压超过Vgsth将会使Q2出现误开通从而造成直通现象。2.2.2如何反制米勒现象1.优先选择Crss反向传输电容数值更小的MOS管CrssCgd是米勒效应的根源。2.提高器件门极的门槛电压设计选型时选高Vgsth的器件。3.优化栅极电阻Rg。开通电阻Rgon稍大防振铃关断电阻Rgoff更小可加快关断也可减小米勒现象电流耦合时在Rgoff上产生的电压致误导通。4.强化栅极驱动抵消耦合电流。5.使用米勒钳位功能专门防桥臂对管误触发。三、MOS管驱动设计的注意事项3.1 桥式电路MOSFET栅源电压 (Vgs)异常原因3.3.1 门极驱动核心影响因素等效电路构成1.栅极驱动电路包含驱动信号 (VG)、MOS 管自带的栅阻、封装里的源极电感、PCB 走线的电感、外加的栅极电阻 (Rg_ext)2.MOS 管内部还有三个看不见的寄生电容Cgs栅极↔源极Cdg栅极↔漏极米勒电容Cds漏极↔源极这些都是影响开关的关键 “隐藏参数”。两大核心激励漏源电压变化太快dVds/dt→ 会通过Cdg挤出一股电流Icdg往栅极灌核心问题米勒效应 → 对管误触发自导通附加问题灌到栅极的电流会在栅极寄生电感里“存能量”等电压变化结束后释放让Vgs二次尖峰。漏极电流变化太快dId/dt→ 会在源极电感上产生一个感应电压VLsource相当于给栅极加了额外电压核心问题开关打开电流上升时 → “增反减同”阻碍电流上升 → 下管Vgs被拉低开通变慢、甚至开不动上管Vgs出现负尖峰开关关断电流下降时 → “增反减同”阻碍电流下降 → 下管Vgs被拉高关断变慢、关不死上管Vgs出现正尖峰。附加问题栅极损坏。以上二者共同导致 Vgs 偏离理想波形是所有栅极电压异常尖峰、误触发的根本原因。3.3.2 核心优化对策针对上下管开关时的 Vgs 异常、自导通及直通风险采用门极电阻分置电路核心为开通 / 关断栅阻独立设定电路实现通过二极管追加 Rg_on开通电阻、Rg_off关断电阻使 LS 开通时仅Rg_on工作大电阻降低 dVds/dt防自导通关断时Rg_on与Rg_off并联小电阻加快关断、减小 HS 侧负尖峰优化目标减小 HS 侧自导通风险抑制 Vgs 正负尖峰避免上下管直通。3.2 驱动源极端子改善 MOSFET 开关损耗3.2.2传统 MOSFET 驱动的核心痛点1.传统封装的功率源极与驱动源极共用驱动回路包含源极寄生电感LSOURCE漏极电流ID快速变化时LSOURCE 会产生感应电动势VLSOURCE​LSOURCE*dID/dt2.该电压叠加到芯片实际栅源电压VGS_INT上开通时拉低VGS_INT、关断时抬高VGS_INT直接导致开关速度下降开关损耗增大3.实际应用中VLSOURCE可达 10V 以上对开关动作影响显著。3.3.3 驱动源极端子的核心原理具有驱动源极端子的封装新封装以 TO-247-4L/TO-263-7L 为例物理分离源极功率源极专门承载主功率大电流与漏极、负载形成功率回路。驱动源极仅承载栅极驱动小电流与栅极形成独立驱动回路。彻底隔离 LSOURCE驱动回路完全避开功率源极的寄生电感LSOURCE​因此VLSOURCE不再干扰栅源电压。3.3 SiC MOSFET栅极-源极电压(Vgs)浪涌抑制方法3.3.1 浪涌产生核心原因Vgs 浪涌分正向主要和负向由开关过程中参数突变引发开通 / 关断阶段的浪涌对应不同诱因1.直接诱因漏极电流变化dID​/dt、漏源电压变化dVDS​/dt2.间接诱因漏源电压变化结束后寄生电感储能释放引发二次浪涌核心风险开通时非开关侧的正向浪涌若超过 MOSFET 栅极阈值电压Vth​会导致上下桥臂直通。3.3.2 浪涌抑制方案一、正向浪涌抑制开通时非开关侧防 Vgs 超阈值致上下管直通1.米勒钳位 MOSFETQ2抑制效果最佳能有效阻止 Vgs 超过栅极阈值电压彻底避免上下管直通问题但该方案需要专用驱动芯片提供米勒钳位控制信号无此芯片则无法实现。2.栅源间并联误开启抑制电容C1抑制效果有效可显著减小正向浪涌幅度无需专用驱动芯片实操性极强唯一缺点是会减慢开关速度、小幅增加开关损耗因此需选用满足抑制要求的最小容值实测中 2.2nF 即可满足常规应用需求。二、负向浪涌抑制关断阶段消除非开关侧 Vgs 负向尖峰1.米勒钳位 MOSFETQ22.电压钳位肖特基二极管SBD/D3两种方案均能完全消除负向浪涌抑制效果良好二极管优先选择 SOD-323FL 等低寄生感量封装的肖特基二极管能进一步提升钳位效果。三、通用优选组合方案适配绝大多数无专用驱动芯片的设计实操中高性价比首选电压钳位SBDD3栅源并联小容值 C12.2nF组合由SBD负责抑制负向浪涌小容值C1负责抑制正向浪涌既满足浪涌抑制的核心需求又能将开关损耗的增加控制在最小兼顾抑制效果与系统整体效率。3.3.3 布线设计核心要求1.紧贴布置所有抑制电路需紧靠MOSFET栅极米勒钳位 Q2最优先靠近距离超几厘米会完全失效2.最小化环路抑制电路的走线环路、返回走线接驱动源极环路需做到最小避免dID​/dt耦合产生 EMC 噪声3.PCB 层设计推荐 4 层 PCB将抑制电路的返回走线布置在抑制电路正下方全层实现环路面积最小4.器件布置优先级米勒钳位 Q2 负向浪涌 SBD 旁路电容 正向浪涌 SBD 旁路电容 误开启抑制电容 C15.旁路电容必加驱动电源与 MOSFET 距离较远时SBD 旁必须配旁路电容保证 SBD 在低电感条件下工作。3.4 SiC MOSFET 缓冲电路设计方法3.4.1 VDS 电压尖峰的原因SiC MOSFET 高速开关时布线/封装寄生电感(LTRACE) 与器件寄生电容(COSS含 CdsCdg) 发生谐振电感中储存的开关电流能量释放最终在漏源间产生电压尖峰关断阶段尖峰更显著且尖峰幅值不可超过 MOSFET 的最大额定电压。3.4.2 四类主流缓冲电路通用要求所有缓冲电路均需紧贴 MOSFET 布置最小化自身布线电感 (LSNB)否则会大幅削弱尖峰抑制效果需根据电源拓扑、功率、开关频率选择适配类型1.C缓冲电路电容CSNB的选型核心是吸收 LTRACE 中储存的全部能量。布线易过长仅适配 2 in 1 模块不用于分立器件CSNB 需选低 ESL 规格避免电容自身电感影响效果。。2.RC缓冲电路MOSFET 漏源间并联 RSNBCSNB支持就近布置高频下 RSNB 损耗增加且 CSNB 容量受限尖峰抑制效果有限。3.放电型RCD缓冲电路RC 基础上追加二极管仅通过二极管吸收尖峰抑制效果优于RC核心选低恢复电流二极管同时严控布线电感。4.非放电型RCD缓冲电路变更放电型 RCD 放电路径RSNB 仅消耗尖峰能量损耗远低于 RC / 放电型 RCD可增大 CSNB 容量大幅提升抑制效果适配高频工况缺点是布线复杂需4层及以上PCB实现。Buck电路输出电容的注意事项4.1 输入电容误区缺少阻尼 → 谐振尖峰风险核心原因极低ESR的陶瓷电容线缆寄生电感→谐振阻尼不足→电压尖峰被大幅放大。优化方案1.增加阻尼并联带一定ESR的电解/钽电容或者在输入回路串联1~10Ω小电阻抑制谐振。2.浪涌吸收增加 TVS 管或压敏电阻直接钳位浪涌尖峰。3.减小寄生缩短输入线缆 / PCB 走线从源头降低寄生电感。4.2 输出电容误区高频失效 → 纹波抑制不足核心原因在MHz级开关频率的DCDC中电解电容的ESL在高频下呈现显著感抗失去高频滤波能力。优化方案1.混合滤波采用「电解电容低ESL MLCC」并联方案电解负责低频纹波MLCC负责高频纹波。2.选型优化选用低 ESL 封装如 0402/0201 MLCC、倒装芯片电容提升高频滤波能力。3.布局优化输出电容尽量靠近 DCDC 芯片放置缩短走线进一步降低寄生电感。