1. 从一个“看起来简单”的滤波电路说起滤波电路这四个字刚学电路那会儿我觉得特别虚。教材上画一个电阻串一个电容下面标一句“低通滤波器”然后给个截止频率公式就算讲完了。真到动手搭电路的时候才发现事情远没有这么简单——同样一个RC低通放在电源输入端和放在信号采样前端表现完全是两码事同样一个LC并联谐振回路用理想电感仿真出来的曲线漂漂亮亮焊上真实电感线圈再一测谐振峰矮了一截频率还偏了。这篇笔记就是围绕这两个问题展开的滤波电路到底怎么理解、怎么选、怎么算以及实际电感线圈接入并联谐振回路后为什么理论和实测对不上、该怎么修正。标题里写的是“11.5”说明这是系列笔记里偏后期的一节前面应该已经讲过基础元件、串并联谐振、阻抗匹配这些内容所以这里我会默认读者已经知道电容的容抗公式、电感的感抗公式、谐振频率的基本定义不再从头科普。适合谁看如果你正在学电路分析、准备电赛、做电源或信号调理相关的硬件项目或者单纯想搞明白“为什么我算出来的滤波器和实际测出来的不一样”这篇内容应该能帮到你。我会尽量把公式背后的物理意义讲清楚把参数选择的取舍逻辑摊开把实际电感线圈那些“不理想”的地方一个个拆出来看。滤波电路的核心关键词其实就几个截止频率、品质因数、阻抗匹配、插入损耗。这几个词贯穿全文后面每个章节都会反复回到它们身上。先把这几个概念在心里挂个钩往下看会顺很多。2. 滤波电路的整体设计思路与选型逻辑2.1 滤波电路到底在“滤”什么很多人一上来就背“低通、高通、带通、带阻”但没想过滤波电路的本质是什么。用一句话说滤波电路是在频域上对信号进行“选择性通过”的网络。它不改变信号的物理形态只改变不同频率分量之间的幅度和相位关系。举个生活化的例子。你站在马路边听到的是汽车声、人声、风声混在一起。如果这时候你用手捂住耳朵高频的尖锐声被削弱得多低频的轰鸣声还能透进来——你的手就是一个“低通滤波器”。滤波电路干的就是类似的事只不过它用的是电容、电感、电阻这些元件对不同频率呈现不同阻抗的特性。电容的容抗是 (X_C \frac{1}{2\pi fC})频率越高容抗越小所以电容“喜欢”让高频信号通过对高频呈现低阻抗容易旁路到地。电感的感抗是 (X_L 2\pi fL)频率越高感抗越大所以电感“喜欢”让低频信号通过对高频呈现高阻抗阻挡高频。这就是最朴素的滤波原理利用电容和电感的频率相关阻抗构造出对不同频率有不同衰减的网络。2.2 RC滤波器为什么是最常用的入门方案RC滤波器只用电阻和电容成本低、体积小、不需要磁性元件、没有饱和问题所以在信号调理电路里几乎无处不在。热词里提到的“电流采样电路输入滤波”“光耦输入端滤波保护电路”用的基本都是RC结构。RC低通滤波器的截止频率公式是[ f_c \frac{1}{2\pi RC} ]这个公式的物理意义是当信号频率等于 (f_c) 时电容的容抗正好等于电阻的阻值输出幅度降到输入的 (1/\sqrt{2})也就是-3dB点。低于这个频率的信号基本能通过高于这个频率的信号被逐渐衰减衰减斜率是-20dB/十倍频程一阶。但这里有个很多人忽略的点RC滤波器不是“到了截止频率就一刀切”。它是一条平滑的曲线截止频率只是-3dB点实际上在截止频率附近就已经开始衰减了而在截止频率之上也还有残留。如果你需要更陡的衰减就得用多阶或者LC结构。2.3 LC并联谐振为什么在选频和滤波里这么重要LC并联谐振电路是另一类核心结构。电感和电容并联在某个频率上感抗和容抗大小相等、方向相反并联阻抗达到最大值理想情况下无穷大这个频率就是谐振频率[ f_0 \frac{1}{2\pi\sqrt{LC}} ]在谐振频率附近并联回路呈现高阻抗对这个频率的信号“阻挡”作用最强偏离谐振频率后阻抗迅速下降。所以LC并联谐振常用于选频放大器的负载、振荡器的选频网络、以及带通/带阻滤波器的核心单元。热词里的“lc并联谐振电路”和“emi滤波电路”都涉及这个结构。EMI滤波器中常用LC并联谐振来针对特定频段做衰减但实际电感线圈的寄生参数会让谐振特性偏离理想计算这就是后面要重点展开的内容。2.4 方案选型的几个关键取舍选RC还是LC选一阶还是多阶选无源还是有源这些决策背后有几个核心考量考量维度RC滤波器LC滤波器有源滤波器成本低中高体积小较大电感体积大中衰减斜率一阶-20dB/dec二阶-40dB/dec可做到高阶带载能力差输出阻抗高较好好运放输出适用频率低频到中频中频到高频低频寄生敏感度低高电感寄生低我个人的经验是信号链前端、电流采样、光耦输入这些场景优先用RC因为简单可靠、不引入额外噪声。电源输入端的EMI滤波、射频选频网络才考虑LC因为需要更陡的衰减和更好的高频特性。如果对滤波器形状要求很高比如巴特沃斯、切比雪夫响应那就上有源滤波器用运放加RC反馈网络来实现。注意LC滤波器里的电感不是理想元件它的直流电阻、寄生电容、磁芯损耗都会影响实际特性。低频应用里电感的体积和成本往往让人望而却步所以很多场合RC反而是更务实的选择。3. 核心细节解析从理想公式到实际电路3.1 RC低通滤波器的参数计算与实操要点假设你要做一个电流采样电路的输入滤波采样信号带宽大概1kHz但上面叠加了几十kHz的开关噪声你想把噪声压下去。这时候截止频率选多少如果截止频率选1kHz那有用信号在1kHz附近也会被衰减-3dB可能影响采样精度。更合理的做法是选一个比有用信号带宽高、但比噪声频率低的截止频率比如5kHz。这样1kHz以内的信号基本无衰减几十kHz的噪声被明显压制。选R和C的时候有个经验法则R不要太大C也不要太大。R太大会导致输出阻抗高后级电路输入阻抗如果不够高就会形成分压影响精度同时R太大会引入热噪声。C太大会导致响应速度慢而且大容量电容往往有较大的等效串联电阻和等效串联电感高频特性反而变差。实际操作中我一般这样选先定R通常在1k到100k之间优先选10k左右再根据截止频率算C(C \frac{1}{2\pi f_c R})如果算出来的C不是标准值就近取标准值然后反算实际截止频率举个例子(f_c 5kHz)(R 10k\Omega)[ C \frac{1}{2\pi \times 5000 \times 10000} \approx 3.18nF ]就近取3.3nF实际截止频率[ f_c \frac{1}{2\pi \times 10000 \times 3.3 \times 10^{-9}} \approx 4.82kHz ]这个偏差完全可以接受。实操心得电流采样电路的滤波电容尽量选C0G或X7R材质的陶瓷电容不要用Y5V因为Y5V的容值随电压和温度变化很大会导致截止频率漂移。光耦输入端滤波也是同理电容选型比阻值计算更影响实际效果。3.2 二阶RC滤波器的级联与阻抗问题一阶RC的衰减斜率只有-20dB/dec如果噪声频率离截止频率不远可能压不够。这时候可以级联两阶RC得到-40dB/dec的斜率。但级联有个坑第二阶的输入阻抗会加载第一阶的输出。如果两阶都用10k电阻和3.3nF电容第一阶的输出阻抗是10k第二阶的输入阻抗也是10k在低频时电容开路输入阻抗就是电阻值这就形成了分压导致信号幅度下降而且截止频率也会偏移。解决办法有两种第二阶的电阻取第一阶的10倍以上比如第一阶10k第二阶100k这样加载效应可以忽略两阶之间加缓冲器运放电压跟随器彻底隔离我一般用第一种方法简单省事。但要注意第二阶电阻大了之后热噪声也会增大如果信号本身很微弱就得权衡。3.3 LC并联谐振的阻抗特性与品质因数LC并联谐振回路的阻抗表达式是[ Z \frac{1}{\frac{1}{R_s j\omega L} j\omega C} ]其中 (R_s) 是电感的串联电阻。在谐振频率附近如果 (R_s) 很小阻抗会达到一个很大的值。这个“很大”到底有多大取决于品质因数Q[ Q \frac{\omega_0 L}{R_s} \frac{1}{\omega_0 C R_s} \frac{1}{R_s}\sqrt{\frac{L}{C}} ]Q值越高谐振峰越尖锐选频特性越好。但Q值太高也有问题带宽太窄对元件参数漂移敏感。如果电感或电容有微小变化谐振频率就偏了信号可能直接掉出通带。实际设计中Q值通常控制在10到100之间。太高了调试困难太低了选择性不够。3.4 实际电感线圈的寄生参数模型理想电感只有电感量L但实际电感线圈至少有这几个寄生参数直流电阻 (R_s)绕线本身的电阻决定了Q值的上限寄生电容 (C_p)匝与匝之间、层与层之间的分布电容导致电感在某个频率以上呈现容性磁芯损耗 (R_c)如果用电感磁芯磁芯的涡流和磁滞损耗等效为一个并联电阻完整的实际电感模型是(R_s) 与 (L) 串联然后与 (C_p) 并联再与 (R_c) 并联。这个模型在高频下非常关键因为 (C_p) 会让电感的实际阻抗在自谐振频率以上急剧下降完全失去电感特性。电感的自谐振频率[ f_{SRF} \frac{1}{2\pi\sqrt{L C_p}} ]如果工作频率接近或超过自谐振频率这个电感就不能用了。所以在选电感的时候一定要看数据手册里的自谐振频率参数确保工作频率远低于它。4. 实操过程从计算到实测的完整链路4.1 设计一个用于电流采样的RC低通滤波器假设场景一个电机驱动板用采样电阻加运放做电流采样采样信号带宽2kHz开关噪声在20kHz到100kHz之间。需要在运放输出后加一级RC低通把开关噪声压到可接受范围。第一步确定截止频率。有用信号2kHz噪声从20kHz开始取截止频率为8kHz这样2kHz处衰减很小约-0.5dB20kHz处衰减约-8dB100kHz处衰减约-22dB。如果觉得不够可以后面再加一级。第二步选R和C。运放输出阻抗很低后级ADC输入阻抗通常很高所以R可以取大一点比如10k。计算C[ C \frac{1}{2\pi \times 8000 \times 10000} \approx 1.99nF ]取2.2nF标准值实际截止频率[ f_c \frac{1}{2\pi \times 10000 \times 2.2 \times 10^{-9}} \approx 7.23kHz ]第三步验证。在仿真软件里搭一下扫频看幅频特性。然后实际焊板子用信号发生器输入不同频率的正弦波示波器测输出幅度和仿真对比。实测下来低频段基本吻合但高频段100kHz以上衰减比仿真更大原因是PCB上的寄生电容和运放输出阻抗在高频下起了额外作用。这个偏差在可接受范围内因为我们的目标是压开关噪声不是做精密滤波。注意RC滤波器的电阻会引入热噪声噪声电压密度是 (\sqrt{4kTR})。10k电阻在室温下的噪声密度约12.8nV/√Hz如果信号本身只有微伏级这个噪声就不能忽略了。这时候要么减小R要么用有源滤波。4.2 搭建LC并联谐振回路并测量实际特性第一步选元件。目标谐振频率100kHz选L1mH计算C[ C \frac{1}{(2\pi \times 100000)^2 \times 0.001} \approx 2.53nF ]取2.7nF实际谐振频率[ f_0 \frac{1}{2\pi\sqrt{0.001 \times 2.7 \times 10^{-9}}} \approx 96.8kHz ]第二步选电感。1mH的电感要关注几个参数直流电阻、自谐振频率、额定电流。我手头有一个1mH的工字电感直流电阻约1.2Ω自谐振频率标称1.5MHz满足要求。第三步测量。用信号发生器通过一个大的隔离电阻比如100k给并联回路馈入信号用示波器高阻探头测回路两端电压。扫频从10kHz到500kHz记录每个频点的幅度。实测结果谐振峰出现在约92kHz比计算值96.8kHz低了约5%。谐振峰的高度也有限不是无穷大因为电感的直流电阻和测量电路的负载效应。第四步分析偏差。谐振频率偏低的原因有两个一是电容的实际容值可能偏大陶瓷电容通常有±10%容差二是电感的实际感量可能偏大。另外电感的寄生电容 (C_p) 与主电感并联等效增加了并联电容也会让谐振频率降低。修正方法如果谐振频率必须精确可以用可调电容或者在高频下用网络分析仪测出实际参数然后重新计算。4.3 品质因数的测量与计算从实测的幅频曲线上可以估算Q值。方法有两种方法一用-3dB带宽。找到谐振峰两侧幅度降到峰值的0.707倍的两个频点 (f_1) 和 (f_2)则[ Q \frac{f_0}{f_2 - f_1} ]实测中峰值在92kHz-3dB点大约在88kHz和96kHz带宽8kHzQ≈11.5。方法二用阻抗公式反推。如果知道电感的直流电阻 (R_s)可以直接算[ Q \frac{1}{R_s}\sqrt{\frac{L}{C}} \frac{1}{1.2}\sqrt{\frac{0.001}{2.7 \times 10^{-9}}} \approx 16 ]实测Q值比计算值低原因是测量电路的负载电阻100k虽然大但并非无穷大它并联在回路上会降低Q值。另外电感的磁芯损耗也等效为并联电阻进一步降低Q值。实操心得测LC谐振回路的时候馈入电阻要尽可能大探头要用高阻探头10MΩ以上否则测出来的Q值会明显偏低。如果条件允许用网络分析仪测S21参数比示波器扫频准确得多。4.4 实际电感线圈下并联谐振的等效电路修正把实际电感模型代入并联谐振回路等效电路变成(R_s) 串联 (L)再与 (C_p) 并联再与 (C) 并联再与 (R_c) 并联。这个电路的谐振频率不再是简单的 (1/(2\pi\sqrt{LC}))而是[ f_0 \frac{1}{2\pi\sqrt{L(C C_p)}} \cdot \sqrt{1 - \frac{R_s^2 C}{L}} ]当 (R_s) 很小时第二项接近1主要修正来自 (C_p)。如果 (C_p) 是几pF到几十pF而主电容是nF级影响可能只有百分之几。但如果主电容也很小比如高频应用里只有几十pF那 (C_p) 的影响就非常显著了。另外(R_s) 的存在还会让谐振峰的高度受限。谐振时并联阻抗的最大值约为[ Z_{max} \approx \frac{L}{R_s C} ]代入我们的参数(Z_{max} \approx 0.001 / (1.2 \times 2.7 \times 10^{-9}) \approx 308k\Omega)。这个阻抗和测量电路的100k输入阻抗并联后实际测到的峰值阻抗只有约75k所以谐振峰看起来矮了很多。5. 常见问题与排查技巧实录5.1 滤波电路常见问题速查表现象可能原因排查方法解决思路截止频率偏离计算值元件容差、寄生参数实测元件值重新计算选高精度元件或加可调元件高频衰减不够电容等效串联电感、PCB寄生用高频电容缩短走线换C0G电容加磁珠输出信号幅度偏低后级加载、电阻分压测空载和带载输出减小R或加缓冲器谐振峰偏低或偏移电感寄生电容、负载效应测电感自谐振频率选高自谐振频率电感减小负载谐振峰太矮Q值低、负载重测-3dB带宽算Q减小电感直流电阻增大负载阻抗温度变化后特性漂移电容温度系数、电感磁芯高低温测试换C0G电容选温度稳定磁芯5.2 几个我踩过的坑坑一用电解电容做高频滤波。电解电容容量大但等效串联电感和等效串联电阻都很大高频下基本呈感性根本滤不掉高频噪声。后来换成陶瓷电容并联效果立竿见影。坑二忽略电感的额定电流。有一次做电源滤波选了一个小体积的1mH电感结果电流一上去磁芯饱和电感量骤降滤波效果全没了。后来换了额定电流更大的电感问题解决。电感的饱和电流和温升电流一定要看数据手册。坑三LC谐振回路的馈入方式不对。一开始用低阻抗信号源直接馈入并联回路结果Q值被严重拉低测出来的曲线和仿真完全对不上。后来加了一个100k的隔离电阻曲线才正常。并联谐振回路要用高阻抗源馈入串联谐振回路才用低阻抗源。坑四PCB布局影响滤波效果。滤波电容离芯片越远走线电感越大高频滤波效果越差。我现在的习惯是滤波电容尽量贴近被滤波的引脚走线尽量短而粗地线回路尽量小。5.3 关于品质因数的几个经验值不同应用场景对Q值的要求不一样电源EMI滤波Q值不宜太高否则某些频点可能谐振放大噪声。通常Q2甚至用阻尼电阻故意降低Q值。选频放大器Q值要高通常50到200才能有好的选择性。振荡器选频网络Q值要高通常100才能有好的频率稳定度。一般信号滤波Q值在0.707附近可以得到最平坦的巴特沃斯响应。注意高Q值回路对元件参数非常敏感调试时要有心理准备。如果Q值超过50建议用可调电容或可调电感否则批量生产时一致性很难保证。5.4 仿真与实测的差距怎么处理仿真用的是理想元件模型实测用的是真实元件两者有差距是正常的。关键是要知道差距来自哪里以及这个差距是否影响系统功能。我的做法是仿真时先用理想模型验证拓扑和参数是否正确再用厂商提供的SPICE模型如果有替换理想元件看寄生参数的影响实际焊板后用实测数据反推实际元件参数修正仿真模型如果实测和仿真差距在可接受范围内就继续如果差距太大先排查焊接和测量方法再排查元件对于LC谐振回路我一般会留一个可调电容的位置调试时用可调电容找到最佳点然后换成固定电容。这样比反复换电容试要快得多。6. 从滤波电路到实际系统的几点延伸思考滤波电路从来不是孤立存在的。它前面有信号源后面有负载旁边还有电源和地。任何一个环节没处理好滤波效果都会打折扣。比如电流采样电路的输入滤波如果采样电阻的布局不对称引入的共模噪声可能绕过滤波器直接耦合到运放输入端。这时候光靠RC滤波是不够的还得从布局和屏蔽上想办法。光耦输入端的滤波保护也是类似滤波电容不仅要滤差模噪声还要考虑共模干扰的泄放路径。LC并联谐振在实际系统里往往不是单独使用而是作为滤波器的一个单元。比如EMI滤波器里共模扼流圈和Y电容构成LC网络差模扼流圈和X电容构成另一个LC网络。每个LC单元的谐振频率和Q值都会影响整个滤波器的插入损耗曲线。设计的时候要把这些单元放在一起仿真不能孤立地看。我个人在实际操作中的体会是滤波电路的设计三分靠计算七分靠调试。公式给你一个起点但真正决定性能的是元件选型、PCB布局、接地方式这些“细节”。每次调试滤波器我都会留出足够的测试点方便用探头测量不同节点的波形。这些测试点在实际产品上可能不会保留但在调试阶段非常有用。最后分享一个小技巧如果你手头没有网络分析仪可以用信号发生器和示波器搭一个简易的扫频测试装置。信号发生器输出正弦波通过一个隔离电阻馈入被测网络示波器测输出幅度手动记录不同频率下的幅度值然后画成曲线。虽然效率低一点但对于几百kHz以下的滤波器精度足够用了。关键是隔离电阻要选得合适既要保证信号源不被负载拉垮又要保证负载效应可以忽略。