简介这份PDF版原理图面向使用STM32F103C8T6进行嵌入式开发的初学者与工程师聚焦最小系统板的硬件设计参考。资源包内仅1个PDF文件大小约76KB完整呈现了该芯片正常工作所需的基本电路连接关系。原理图涵盖3.3V电压转换与去耦电容构成的电源管理、复位按钮与上拉电阻组成的复位电路、SWD调试接口、32.768kHz实时时钟晶振与外部高速晶振电路、GPIO引脚布局以及BOOT启动模式选择电路等关键模块并标注了电源与状态指示灯设计。已有20685人学习下载说明其在硬件入门与电路核对场景中具有较高参考价值。读者可据此理解最小系统的模块划分与信号走向对照检查供电、时钟、复位与下载接口的连接是否正确为后续外设扩展与嵌入式调试打下基础。1. 从一块“点不亮”的板子说起这份原理图到底能帮你解决什么手头有一批 STM32F103C8T6 最小系统板上电后 3.3V 正常、晶振也起振但 SWD 就是连不上换了两根下载线、重装了三遍驱动依然无解——这种场景在嵌入式调试里并不少见。很多时候问题不在代码而在板子本身去耦电容少了一颗、BOOT0 下拉电阻虚焊、复位引脚被某个外设拉死。这时候你需要的不是再买一块板子而是一份能对着逐网络核对的原理图。STM32F103C8T6 最小系统板原理图 PDF 版就是干这个的它把电源转换、复位、时钟、BOOT 选择、SWD 调试口、USB 接口和全部 GPIO 引出关系画在一张 A4 图纸上让你在焊接前能查、在调试时能对、在抄板时能改。适合正在用 F103C8T6 做小项目、需要自己打板或排查硬件故障的嵌入式开发者也适合刚接触 STM32 硬件设计、想看清“最小系统到底最少需要哪些外围”的新手。它不是教程是一张可以打印出来铺在桌面上的工程底图。2. 电源与去耦ME6211C33 怎么把 5V 稳成 3.3V2.1 从 USB 5V 到 3.3V 的完整链路原理图里电源部分的核心是 U1丝印 ME6211C33M5GSOT-23-5 封装这是一颗常见的低压差线性稳压器LDO。它的输入来自 USB-Micro 接口的 VBUS也就是网络标号 VCC_5V输出是 VCC_3V3给 STM32F103C8T6 的 VDD_1、VDD_2、VDD_3 以及 VDDA 供电。ME6211 的固定输出版本输出 3.3V最大输出电流 500mA对于 F103C8T6 加上几个 LED 和少量外设来说余量足够。原理图中 C5 和 C6 是 10uF分别放在 LDO 的输入和输出端作用是储能和滤低频纹波C1、C2、C3、C4、C7、C10 是 100nF分布在芯片的 VDD 引脚附近和 LDO 输入输出端负责滤高频噪声。这里有一个容易忽略的点VDDA 是模拟电源原理图中它和 VDD 一样接到 VCC_3V3但实际布板时 VDDA 应该通过磁珠或 0 欧电阻从 VDD 单点引出再配 100nF 加 1uF 去耦。原理图只画了电气连接布板时的电源分割要靠自己补上。2.2 去耦电容的取值与摆放逻辑100nF 这个值不是随便选的。STM32F103 在 72MHz 运行时内部数字电路开关瞬间会产生高频电流尖峰100nF 的 ESL 和 ESR 在几十 MHz 范围内阻抗最低能把这些尖峰旁路到地。10uF 则负责应对负载突变时的电压跌落。原理图中 C1 到 C4、C7、C10 都是 0603 封装的 100nFC5、C6 是 0805 封装的 10uF。实际焊接时100nF 要尽量靠近芯片的 VDD 引脚走线先过电容再进引脚否则去耦效果打对折。如果自己改板建议在每个 VDD 引脚旁保留一个 100nFVDDA 额外加一个 1uF 和一个 100nF。下面这段 Python 脚本可以用来快速核对原理图导出的网表中每个电源引脚附近是否都有去耦电容# 解析网表检查每个VDD引脚是否关联了去耦电容 # 假设网表格式为每行网络名 元件1.引脚1 元件2.引脚2 ... import re def check_decoupling(netlist_file): vdd_pins {} # 存储VDD引脚对应的网络 cap_nets {} # 存储电容连接的网络 with open(netlist_file, r) as f: for line in f: parts line.strip().split() if not parts: continue net parts[0] for node in parts[1:]: if U2 in node and any(p in node for p in [VDD, VDDA]): vdd_pins[node] net if node.startswith(C) and (1 in node or 2 in node): cap_nets.setdefault(net, []).append(node) for pin, net in vdd_pins.items(): caps cap_nets.get(net, []) print(f{pin} 在网络 {net} 上关联电容: {caps if caps else 无}) # 调用示例 check_decoupling(stm32_minimal.net)这段脚本的逻辑是从网表里找出 U2STM32F103C8T6所有名字含 VDD 或 VDDA 的引脚记录它们所在的网络再找出所有电容元件所在的网络最后按网络匹配输出每个电源引脚旁边有没有电容。参数上netlist_file是你从 EDA 工具导出的网表文件路径常见做法是用 Altium 或 KiCad 导出为文本格式。如果某个 VDD 引脚输出“无”说明原理图里漏了去耦电容需要补上。提示ME6211 的使能引脚 CE 在原理图中直接接 VCC_5V意味着上电即输出。如果你需要软启动或低功耗控制可以把 CE 接到 MCU 的某个 GPIO但要注意上电时序。3. 复位、BOOT 与 SWD三个让你连不上芯片的“玄学”点3.1 复位电路的上拉与滤波原理图中复位部分由 S1SW_PB、R210k和 C3100nF组成。R2 一端接 VCC_3V3另一端接 NRST 网络S1 并联在 NRST 和 GND 之间C3 也是从 NRST 到 GND。正常工作时R2 把 NRST 拉高芯片运行按下 S1NRST 被拉到地芯片复位松开后C3 通过 R2 充电NRST 缓慢回到高电平这个 RC 时间常数大约是 10k × 100nF 1ms足够芯片完成内部复位。这里常见的翻车点是有些板子为了省事把 C3 省掉或者换成 10nF结果复位脉冲太窄芯片偶尔复位不彻底或者 R2 换成 100k导致 NRST 上升太慢SWD 连接时识别不到。原理图给的 10k 100nF 是经过验证的组合建议不要随意改。3.2 BOOT0 和 BOOT1 的启动模式配置STM32F103C8T6 的启动模式由 BOOT0 和 BOOT1PB2在上电复位时的电平决定。原理图中 BOOT0 通过 R310k下拉到 GND同时有一个跳线帽 P1 可以选择接 VCC_3V3BOOT1 通过 R410k下拉到 GND也有跳线选择。默认情况下BOOT00、BOOT10芯片从内部 Flash 启动这是正常运行模式。如果你要用串口下载程序需要把 BOOT0 跳到 1、BOOT1 保持 0上电后芯片进入系统存储器启动模式也就是常说的 ISP 模式。下载完再把 BOOT0 跳回 0重新上电才能运行新程序。很多新手第一次用串口下载时忘了把 BOOT0 跳回 0结果程序下载成功但板子没反应以为芯片坏了——这属于典型的“血泪经验”。3.3 SWD 接口的接线与上拉原理图中调试接口引出了 SWDIOPA13、SWCLKPA14、RST 和 GND、VCC_3V3用的是 P5 这个 4 针排针。SWDIO 和 SWCLK 在芯片内部有上拉但原理图中没有额外加外部上拉电阻。实际使用 ST-Link 连接时SWCLK 和 SWDIO 的线尽量短最好不超过 15cm否则时钟频率高时容易通信失败。如果遇到“No target connected”先查三件事目标板是否供电、SWDIO/SWCLK 是否接反、NRST 是否被外部电路拉低。下面是一个用 OpenOCD 连接 STM32F103C8T6 的配置片段可以用来验证 SWD 链路是否正常# openocd.cfg - 用于连接 STM32F103C8T6 的 SWD 配置 source [find interface/stlink.cfg] # 使用 ST-Link 调试器 transport select hla_swd # 选择 SWD 传输协议 source [find target/stm32f1x.cfg] # 目标芯片为 STM32F1 系列 reset_config srst_only # 仅使用硬件复位 adapter speed 1000 # 降低 SWD 时钟到 1MHz提高稳定性这段配置里adapter speed 1000是关键参数。默认速度可能到 4MHz 甚至更高如果排线较长或干扰较大降到 1MHz 往往能解决“连不上”的问题。reset_config srst_only表示只用硬件复位线不依赖软件复位适合 NRST 正常连接的板子。运行openocd -f openocd.cfg后如果输出里出现Info : stm32f1x.cpu: hardware has 6 breakpoints, 4 watchpoints说明 SWD 链路已经通了。注意原理图中 P5 的 4 针顺序是 VCC_3V3、SWDIO、SWCLK、GND而市面上一些 ST-Link 的排线顺序是 VCC、SWCLK、SWDIO、GND直接插上去会接反。上电前务必用万用表核对线序。4. 晶振与 USB8MHz 和 32.768kHz 的分工4.1 外部高速晶振HSE的负载电容计算原理图中 Y2 是 8MHz 无源晶振两端分别接 OSC_INPD0和 OSC_OUTPD1每个引脚对地接一个 22pF 电容C13、C14。这个 22pF 不是晶振的负载电容而是匹配电容。晶振的负载电容 CL 通常标为 20pF 或 18pF匹配电容 C1 和 C2 的计算公式是C1 C2 ≈ 2 × (CL - Cstray)其中 Cstray 是 PCB 走线和引脚寄生电容一般取 3~5pF。如果 CL20pFCstray4pF那么 C1C2≈32pF但实际常用 22pF 是因为芯片内部还有等效电容且 22pF 更容易起振。原理图选 22pF 是保守且通用的做法。如果你自己改板晶振尽量靠近芯片走线包地匹配电容的接地端就近打孔到地平面。4.2 RTC 低速晶振LSE的注意事项Y1 是 32.768kHz 晶振接 PC14 和 PC15匹配电容 C9 和 C12 是 12pF。低速晶振的驱动能力很弱对布线和电容非常敏感。常见问题是用了 22pF 导致不起振或者晶振离芯片太远、走线太长起振时间要好几秒。原理图给 12pF 是合理的因为 32.768kHz 晶振的负载电容通常为 6pF 或 12.5pF匹配电容取 12pF 左右比较合适。另外PC14 和 PC15 在复位后默认是 OSC32_IN 和 OSC32_OUT但如果你的程序里把这两个引脚配成了普通 GPIORTC 就不会工作。这一点在原理图上不会写但调试 RTC 时必须先查代码里的引脚复用配置。4.3 USB 接口的限流电阻与上拉原理图中 USB-Micro 接口 U3 的 DPA12和 D-PA11分别通过 R9 和 R10 连接到芯片。R9 和 R10 是 22 欧姆的串联电阻作用是阻抗匹配和限流减少 USB 信号反射。另外PA12 上还有一个 R111.5k上拉到 VCC_3V3这是 USB 全速设备的标准做法用来告诉主机这是一个全速设备。如果 R11 漏掉或者阻值不对电脑会识别不到 USB 设备。原理图中 D1 和 D2 是电源指示灯和状态指示灯D1 红色接 VCC_3V3 通过 R1510 欧限流D2 绿色接 PC13 通过 R5510 欧限流。PC13 驱动 LED 时要注意这个引脚只能吸收有限电流510 欧在 3.3V 下电流约 3mA安全。提示USB 的 D 和 D- 走线要等长、差分阻抗 90 欧姆虽然原理图不体现这些但自己画 PCB 时如果忽略USB 通信会不稳定。5. 避坑与排查原理图看懂了板子还是有问题怎么办5.1 现象SWD 能识别芯片但下载失败原因通常是 Flash 写保护或者选项字节被改乱。F103C8T6 的 Flash 有读写保护位如果之前用某个程序开启了保护后续下载会被拒绝。另外如果 BOOT0 在上电时被拉高芯片进入系统存储器启动SWD 虽然能连上但下载地址不对。解决用 ST-Link Utility 或 OpenOCD 执行全片擦除解除保护。OpenOCD 命令是stm32f1x mass_erase 0。擦除后把 BOOT0 跳回 0重新上电再下载。5.2 现象3.3V 电压正常但芯片发热原因VDD 和 GND 之间短路或者某个 GPIO 被外部电路灌入大电流。原理图中 VCC_3V3 和 GND 之间有多颗去耦电容如果焊接时电容击穿就会短路。另外如果 PA13 或 PA14 被外部强上拉而芯片内部又配置为输出低也会发热。解决断电后用万用表测 VCC_3V3 和 GND 之间的电阻正常应该在几百欧以上。如果接近 0逐个拆去耦电容找到短路的那颗。如果是 GPIO 问题检查原理图中该引脚的外部连接确认没有冲突。5.3 现象晶振不起振程序跑不起来原因匹配电容不匹配、晶振质量差、或者 PCB 走线太长。8MHz 晶振的起振时间通常在几毫秒到几十毫秒如果程序里把 HSE 作为时钟源且没有等待起振标志就会卡在时钟初始化。解决先用示波器看 OSC_OUT 有没有波形。如果没有把匹配电容换成 10pF 试试或者换一颗晶振。程序里在RCC_ClockSecuritySystemCmd之前加超时判断避免死等。5.4 现象USB 插上电脑没反应原因R111.5k 上拉漏焊或阻值错误或者 D 和 D- 接反。原理图中 PA12 是 DPA11 是 D-如果画板时交换了电脑会识别为未知设备。解决先量 PA12 对 VCC_3V3 的电阻正常是 1.5k。如果无穷大补焊 R11。如果电阻正常检查 USB 线序Micro USB 的 D 和 D- 在标准线里是固定的但有些廉价线会省掉数据线换一根线试试。5.5 现象复位按钮按下去没反应原因S1 的封装焊反了或者 C3 短路。轻触开关有四个脚如果焊的是对角两个脚按下时不会导通。解决用万用表蜂鸣档测 S1 按下时是否导通。如果不通重新焊接或换开关。同时测 NRST 对地电阻正常应该是 10k 左右R2 的阻值如果接近 0查 C3 是否短路。6. 从原理图到自己的板子三个必须核对的网络和一份检查清单拿到这份 PDF 原理图后最直接的用法是抄板改板。但抄板不是照搬而是理解每个网络的意图后做取舍。我一般会先把三个关键网络单独拎出来核对第一是 VCC_3V3 网络确认所有 VDD、VDDA、BOOT 上拉、LED 限流电阻的电源端都接对了第二是 GND 网络确认去耦电容、晶振匹配电容、复位电容的接地端没有悬空第三是 NRST 网络确认只有 R2、C3、S1 和 P5 的 RST 引脚挂在这条线上没有其他外设误接。这三个网络查完板子基本不会有大问题。下面这份检查清单是我每次打样前都会过一遍的你可以直接拿去用检查项正常表现异常处理VCC_3V3 对 GND 电阻几百欧以上低于 100 欧查短路NRST 上电电平3.3V0V 查 R2/C3/S1BOOT0 上电电平0V3.3V 查跳线帽OSC_OUT 波形8MHz 正弦无波形换电容或晶振SWDIO 对 VCC_3V3内部上拉约 10k无穷大查 PA13 焊接USB D 对 VCC_3V31.5k无穷大补 R11最后说一个进阶技巧如果你要把 F103C8T6 换成 F103CBT6 或者 F103RCT6原理图里大部分网络不用动但要注意 VDD 引脚数量和 VDDA 的位置可能不同。C8T6 是 48 引脚VDD_1、VDD_2、VDD_3 分别在 24、36、48 脚VDDA 在 9 脚CBT6 也是 48 脚基本兼容但 RCT6 是 64 脚VDD 引脚更多去耦电容也要相应增加。改芯片型号时先把数据手册的引脚定义表对着原理图过一遍别只看封装。从那以后我每次拿到新的最小系统板都会先打印一份原理图用荧光笔把 VCC_3V3、GND、NRST 三条网络描出来再上电。这个习惯帮我省下了至少三块板子的返工时间。希望帮到你。本文还有配套的精品资源点击获取