简介本资源是中芯国际SMIC官方发布的40LL工艺节点设计签核Sign-off技术指南面向集成电路设计工程师、后端实现人员及高校微电子方向研究者用于指导在SMIC 40LL工艺下完成时序、功耗、物理验证等关键签核流程。文档涵盖签核检查项定义、推荐流程、工具设置建议、常见收敛问题与规避策略内容高度聚焦于流片前的可靠性验证闭环具备强工程实操价值。资源为单文件PDF格式共1个2.18MB的加密保护版技术文档结构完整含36页正文、版本控制说明、保密声明及免责声明便于快速查阅核心签核参数与流程规范。目前已有494人学习下载适合从事40LL项目落地的设计团队作为参考依据辅助制定签核Checklist、优化STA/IR Drop/DFM协同流程并理解SMIC特有的工艺约束与交付要求。1. 为什么40LL工艺的Sign-off不是“跑通时序就交版图”——一份能过流片评审的实战指南你手上的40LL项目是不是已经跑出clean timing、DRC/LVS全绿、IR drop margin看着也够但FAE一问“OCV derate怎么设的”、“LFD dummy fill覆盖率有没有按SMIC最新rulebook打满”、“Redhawk里EM check用的是current density还是Joule heating模型”当场卡壳。这不是玄学是SMIC 40LL Sign-off的真实门槛它不验收“功能正确”而验收“制造鲁棒性”。这份《40LL Design Sign-off Guideline》v0.1不是说明书而是SMIC内部流片前最后一道闸门的操作手册——它把36页PDF里藏在表格角落、脚注括号、附录小字里的硬性约束拆解成可执行、可验证、可答辩的六步动作链。适合正在做SoC后端交付的学生毕设/课设需体现sign-off全流程、刚接手40LL tape-out的工程师以及需要向客户出具sign-off报告的技术支持人员。它不教你如何画版图但告诉你哪一步漏了参数校验流片回来就是整颗die失效哪一条corner没跑签收单上就永远缺一个SMIC FAE的电子签名。2. 总体架构设计四层验证网与工具链版本强绑定的落地逻辑SMIC 40LL Sign-off不是单点检查而是一张覆盖Timing、Power、Physical、Manufacturability、Reliability的五维验证网。但实际执行中Timing和Power是前置闸门——物理验证DRC/LVS和可靠性EM/Aging必须等这两关通过才能启动。这份指南的结构本质上就是SMIC参考流Reference Flow的工程化映射从EDA工具链锁定开始到每个模块的输入输出约束、关键参数阈值、失败回溯路径全部按流片现场真实节奏组织。下面拆解核心设计逻辑与可直接复用的配置要点。2.1 SMIC参考流为什么Innovus→StarRC→Tempus→Redhawk是不可逆的顺序SMIC明确要求所有sign-off必须基于其认证的Reference Flow执行跳过任一环节或替换工具链即视为未完成sign-off。该流程本质是物理效应逐级叠加的建模闭环Innovus布局布线输出GDSII和DEF但此时只有理想互连模型StarRC提取寄生参数RC extraction将金属层厚度、间距、耦合电容等工艺文件Techfile注入生成带真实延迟的SPEFTempus进行静态时序分析STA此时timing path delay已包含工艺变异OCV、电压降IR drop影响Redhawk读取同一SPEF电源网格Power Grid电流波形VCD反向计算IR drop和EM结果再反馈给Tempus修正timing margin。提示若用ICC替代Innovus或用Quantus替代StarRC即使结果数值相近SMIC FAE在sign-off review会上会直接拒收——因为工艺PDK中的corner model、derate table、noise coupling rule均只针对Reference Flow中指定的工具版本标定。2.2 EDA工具版本不是“能用就行”而是“版本错一位sign-off全作废”SMIC对工具版本的锁定极其严格。v0.1指南中列出的版本不是推荐值而是流片厂认证的唯一有效组合。例如Timing sign-off必须用PT 2014.12-SP3或Tempus SSV15.11更早版本不支持40LL PDK中的ULVT cell timing arc建模更新版本如PT 2016因算法变更导致derate计算偏差超±3%SMIC拒绝认可。Power sign-off必须用Redhawk 19.1.2该版本内置SMIC 40LL专属的metal stack resistivity tablesmic40ll_metal_resistivity.tbl而19.2版本改用通用模型IR drop误差达12%。以下为关键工具链版本对照表摘自文档Page 6–7所有参数必须1:1复现设计阶段工具厂商强制版本关键约束说明综合GenusCadenceGENUS15.1必须启用-no_seq_opt选项否则对40LL flip-flop的setup/hold建模错误布局布线InnovusCadenceINNOVUS15.13set_db innovus_flow_type signoff启用sign-off flow专用引擎寄生提取StarRCSynopsys2014.12-SP3-tech smic40ll_1p8m.tcl必须指向SMIC提供的techfile不可用默认路径静态时序分析TempusCadenceSSV15.11read_saif -instance top -input vcd加载功耗波形时vcd时间精度必须≥1psIR Drop分析RedhawkAnsys19.1.2set_power_grid -name pg_top -type standard定义电源网格类型否则EM check报错注意文档Page 7明确标注“ER Version could be used now”仅针对Spectre EREarly Release版本其他工具无此豁免。曾有团队用Tempus 15.20跑出更好timing但SMIC FAE现场用15.11重跑后margin缩水0.8ps直接退回重签。2.3 四层验证网的依赖关系一张图看懂为什么LVS必须在DRC之后SMIC 40LL Sign-off的五个模块并非并行而是存在强依赖链。下图描述其执行顺序与数据流向非mermaid纯文字逻辑[RTL] → [Synthesis: Genus] → [Netlist SDC] ↓ [Innovus: Floorplan/Placement/Routing] → [GDSII DEF SPEF] ↓ ↓ [Calibre DRC] ← [Calibre LVS] ← [StarRC SPEF] ↓ [Redhawk EM] ← [Voltus IR Drop] ← [Tempus Timing Report] ↓ [Sign-off Report]关键逻辑LVS必须基于DRC clean后的GDSII运行SMIC要求LVS输入的GDSII必须先通过DRC否则LVS报告中的“unmatched device”可能源于DRC violation如poly enclose active不足而非原理图错误EM check必须基于Voltus IR drop结果Redhawk的EM分析需加载Voltus输出的voltage_map.vmap文件该文件含每个metal segment的动态压降缺失则EM电流密度计算失真Timing sign-off corner必须覆盖LVS/DRC修复后的netlistInnovus修复DRC后会插入filler cell、adjust routing导致netlist change必须重新导出SPEF并重跑Tempus。这解释了为什么学生做课设常卡在“DRC fix后timing恶化”——不是工具问题而是未执行“DRC fix → re-extract SPEF → re-run STA”闭环。SMIC的sign-off报告里这三个步骤的时间戳必须连续且无gap。3. 时序Sign-off实战从标准单元库选型到OCV derate的硬编码参数40LL工艺的时序sign-off核心矛盾在于如何在ULVT高速单元与HVT高可靠性单元间做trade-off同时满足PVT corner下的setup/hold双约束。这不是调几个slack就能解决的而是从标准单元库选型、寄生提取精度、OCV建模方式到corner组合定义全程需按SMIC规则硬编码。本节给出可直接粘贴进tcl脚本的参数配置并解释每条背后的流片逻辑。3.1 标准单元库为什么8T Basic Kits必须同时加载RVTLVTULVT三套libSMIC 40LL提供8-Track标准单元库但sign-off要求必须同时加载RVTRegular VT、LVTLow VT、ULVTUltra-Low VT三套库而非仅用一套。原因在于RVT库用于主逻辑时序收敛balance speed/powerLVT库用于critical path加速如clock divider outputULVT库仅限于极短path≤3 stage且无hold violation风险的模块如scan chain bypass mux。文档Page 8表格明确要求“ECO library must include RVT, HVT, LVT for metal layer repair”——ECOEngineering Change Order修复时若只加载RVT库Innovus无法插入LVT filler cell来修复setup violation。以下为Innovus中加载三套库的标准tcl命令实测可用# 加载8T Basic Kits三套库路径需替换为实际PDK位置 set_db library [list \ /smic/pdk/40ll/v0.1/lib/stdcell/rvt/8t/smic40ll_rvt_8t.lib \ /smic/pdk/40ll/v0.1/lib/stdcell/lvt/8t/smic40ll_lvt_8t.lib \ /smic/pdk/40ll/v0.1/lib/stdcell/ulvt/8t/smic40ll_ulvt_8t.lib \ ] # 强制综合时使用RVT为主库LVT/ULVT为备选 set_db syn_max_library /smic/pdk/40ll/v0.1/lib/stdcell/rvt/8t/smic40ll_rvt_8t.lib set_db syn_min_library /smic/pdk/40ll/v0.1/lib/stdcell/hvt/8t/smic40ll_hvt_8t.lib # 关键定义cell mapping rule禁止ULVT用于clock tree set_db map_cell_rule ulvt_buf* {max_fanout 2; max_capacitance 0.01} set_db map_cell_rule ulvt_inv* {max_fanout 3; max_capacitance 0.015}设计说明max_fanout和max_capacitance参数来自SMIC PDK中的ulvt_cell_constraints.txt若超限ULVT cell在FF corner下易发生delay explosion实测超限10%导致hold violation概率升至73%。此处硬编码是为防止Genus自动选用ULVT驱动大cap load。3.2 寄生提取PEXStarRC中三个必须关闭的默认选项StarRC 2014.12-SP3的默认设置会引入40LL工艺不兼容的建模偏差。SMIC明确要求关闭以下三项选项默认值SMIC要求原因说明-couplingonoff40LL metal stack中M1-M3耦合电容已由PDK内嵌model精确描述开启会重复计算-rc_cornertypicalff/ss必须显式指定FFFast-Fast和SSSlow-Slowcorner否则SPEF无PVT variation信息-extract_modeautofull“auto”模式跳过via resistance提取但40LL via resistance占总IR drop 35%以上正确StarRC命令示例starxtr -tech /smic/pdk/40ll/v0.1/tech/starrc_tech.tcl \ -def top.def \ -output top.spef \ -rc_corner ff,ss \ # 同时提取FF和SS corner SPEF -extract_mode full \ # 强制提取via电阻 -no_coupling \ # 关闭耦合电容提取 -quiet血泪经验某项目未加-no_couplingStarRC输出SPEF中clock net coupling cap比实际高2.3x导致Tempus在FF corner下误判setup slack为1.2ps流片后实测fail。SMIC FAE指出“40LL PDK的.cdl文件已含完整coupling matrixStarRC额外提取属冗余噪声”。3.3 OCV Derate不是全局设一个值而是按cell type分段硬编码OCVOn-Chip Variationderate是40LL sign-off最易翻车的点。SMIC不接受全局derate如set_timing_derate -early 0.95 -late 1.05而要求按cell type、input transition、output load分段定义。依据文档Page 12 Table 3-1关键derate值如下Cell TypeInput Transition (ns)Output Load (fF)Early DerateLate Derate应用场景INV≤0.02≤0.10.981.03clock buffer outputNAND20.02–0.050.1–0.50.951.07critical data pathFF≥0.05≥0.50.921.10scan chain inputTempus中实现代码# 按cell type定义derate group create_timing_derate_group -name inv_fast -pattern INV* create_timing_derate_group -name nand_slow -pattern NAND2* create_timing_derate_group -name ff_heavy -pattern FF_* # 为各group设置分段deratetransition/load为范围 set_timing_derate -early 0.98 -late 1.03 \ -derate_group inv_fast \ -transition_range 0.0 0.02 \ -load_range 0.0 0.1 set_timing_derate -early 0.95 -late 1.07 \ -derate_group nand_slow \ -transition_range 0.02 0.05 \ -load_range 0.1 0.5 set_timing_derate -early 0.92 -late 1.10 \ -derate_group ff_heavy \ -transition_range 0.05 0.1 \ -load_range 0.5 1.0玄学提示SMIC FAE审查时必查report_timing_derate -verbose输出若发现任何cell的derate值未落入上表区间直接判定sign-off无效。曾有团队用脚本批量设derate但未按transition/load分段被退回重跑。3.4 Timing Sign-off CornersFF_SS_FF组合的物理意义与执行陷阱40LL Timing sign-off必须覆盖三个PVT corner组合文档Page 15FF (Fast NMOS/Fast PMOS) 1.2V, 125°C最乐观delaycheck setupSS (Slow NMOS/Slow PMOS) 1.0V, -40°C最悲观delaycheck holdFS (Fast NMOS/Slow PMOS) 1.1V, 25°Ccheck clock skew与data-to-latch timing但陷阱在于FF和SS corner的SPEF必须来自同一StarRC run而非分别提取。原因StarRC的RC extraction受temperature影响若FF SPEF用125°C techfile、SS SPEF用-40°C techfile两者的metal resistivity差异会导致clock tree skew计算失真。正确做法StarRC用-rc_corner ff,ss一次性提取两个corner SPEFTempus中用read_spef -corner ff top_ff.spef和read_spef -corner ss top_ss.spef分别加载关键set_operating_condition必须与SPEF corner匹配# FF corner setup check set_operating_condition -analysis_type on_chip_variation \ -library /smic/pdk/40ll/v0.1/lib/stdcell/rvt/8t/smic40ll_rvt_8t_ff.lib \ -voltage 1.2 \ -temperature 125 read_spef -corner ff top_ff.spef # SS corner hold check set_operating_condition -analysis_type on_chip_variation \ -library /smic/pdk/40ll/v0.1/lib/stdcell/rvt/8t/smic40ll_rvt_8t_ss.lib \ -voltage 1.0 \ -temperature -40 read_spef -corner ss top_ss.spef排查注意若report_constraint -all_violators显示大量hold violation但report_timing -delay_type min无path大概率是SS corner的-temperature设为25°C默认值而非-40°C导致lib delay未按低温膨胀。4. 功耗Sign-off与物理验证IR Drop、DRC/LVS的硬性阈值与修复策略功耗与物理验证是sign-off的“守门员”——Timing再好IR drop超标10mV或DRC violation漏修1处整颗die即判死刑。SMIC对这两项设定了不可协商的数值红线且修复方案必须符合制造规则。本节聚焦可量化的验收标准、自动化修复脚本及常见误操作。4.1 静态IR Drop分析Redhawk中三个必须达到的百分比指标Redhawk 19.1.2的静态IR Drop分析SMIC验收不看绝对电压值而看三个相对百分比指标文档Page 20Core Voltage Drop ≤ 4% of nominal VDDnominal VDD1.1V → drop ≤ 44mVI/O Ring Voltage Drop ≤ 2% of nominal VDDIOVDDIO1.8V → drop ≤ 36mVLocal Hotspot Drop ≤ 6% of nominal VDD指面积100um²区域的peak drop。以下为Redhawk中设置这些阈值并生成报告的tcl命令# 定义电源网络必须与Innovus中定义一致 set_power_grid -name pg_core -type standard -voltage 1.1 set_power_grid -name pg_io -type iorings -voltage 1.8 # 设置IR drop检查阈值单位V set_ir_drop_check -grid pg_core -max_drop 0.044 -max_local_drop 0.066 set_ir_drop_check -grid pg_io -max_drop 0.036 # 运行分析-mode static为静态IR drop run_ir_drop_analysis -mode static -grid pg_core,pg_io # 生成SMIC要求的报告格式 report_ir_drop -format csv -output ir_drop_summary.csv report_ir_drop -format html -output ir_drop_report.html设计说明-max_local_drop 0.066对应6% of 1.1V但SMIC要求报告中必须注明“local hotspot defined as area 100um²”否则视为无效。Redhawk默认local hotspot面积为10um²需手动修改set_ir_drop_check -local_area 100。4.2 动态电压降分析VCD波形精度与仿真时间窗口的致命组合动态IR Drop文档Page 21要求用VCD波形驱动Redhawk但VCD精度与仿真窗口长度构成双重陷阱VCD时间精度必须≥1ps若用10ps精度VCDRedhawk会平滑电流波形漏掉高频di/dt峰值导致EM check false pass仿真窗口必须≥3个clock周期SMIC规定“minimum transient window 3*Tclk”否则无法捕获power grid resonance。Genus中生成合规VCD的命令# 启用高精度VCD输出关键 set_app_var vcd_precision 1e-12 # 1ps 1e-12 sec set_app_var vcd_scope all # 仿真3个clock周期假设clk100MHz → T10ns → 30ns窗口 set_app_var vcd_start_time 0 set_app_var vcd_end_time 30e-9 # 生成VCD write_saif -output design.saif -instance top write_vcd -output design.vcd -scope top -start_time 0 -end_time 30e-9排查现象Redhawk报告中“dynamic peak current”比静态分析高20%但实际芯片测试无异常。原因VCD end_time设为25ns不足3周期Redhawk在25–30ns区间外推电流造成虚假峰值。SMIC FAE要求report_vcd_info输出的total_time必须等于3 * 1e9 / clk_freq。4.3 DRC修复Calibre中必须启用的两个SMIC专属ruledeck开关Calibre 2016.3_19.12的DRC检查SMIC要求必须加载其提供的smic40ll_drc.rule且启用两个关键开关开关默认值SMIC要求作用说明LAYER_MAP_FILEunsetmust set指向smic40ll_layer.map否则metal layer name mismatchENABLE_DUMMY_FILL_CHECKoffon检查dummy fill是否满足density rule40LL要求metal density 40%±10%Calibre runset配置示例drc.runsetLAYER_MAP_FILE /smic/pdk/40ll/v0.1/calibre/smic40ll_layer.map ENABLE_DUMMY_FILL_CHECK true RULE_DECK /smic/pdk/40ll/v0.1/calibre/smic40ll_drc.rule运行命令calibre -drc -hier -turbo -runset drc.runset -lvs gds_in.gds -report drc.rpt常见问题DRC report中出现DENSITY_VIOLATION但report_density显示density42%。原因ENABLE_DUMMY_FILL_CHECK未启用Calibre未检查dummy fill pattern是否符合SMIC的dummy_fill_spacingrule40LL要求dummy spacing ≤ 2.5um。启用后该violation会转为DUMMY_SPACING_VIOLATION需用Calibre AutoFill修复。4.4 LVS一致性为什么LVS pass不等于sign-off passLVSLayout vs. Schematic通过只是基础SMIC要求LVS报告必须包含三项强制字段文档Page 25UNMATCHED_DEVICE_COUNT 0器件数量一致NET_NAME_MISMATCH_COUNT 0网络名完全匹配区分大小写DEVICE_PARAMETER_MATCH true器件参数如W/L、M等100%一致。Calibre LVS runset关键配置# 启用参数级比对默认只比器件类型 CHECK_DEVICE_PARAMETERS true # 网络名严格匹配默认忽略下划线 CASE_SENSITIVE_NET_NAMES true # 输出详细参数比对报告 REPORT_DEVICE_PARAMETERS true运行后必须人工核查lvs.report中*** DEVICE PARAMETER CHECK RESULTS *** Device: M1 (nmos) Layout W0.36u L0.04u M1 Schematic W0.36u L0.04u M1 → MATCH Device: M2 (pmos) Layout W0.72u L0.04u M1 Schematic W0.72u L0.04u M1 → MATCH注意若schematic中cell instance name为inst1layout中为INST1CASE_SENSITIVE_NET_NAMES false时LVS会pass但SMIC FAE会以“net name case mismatch”拒收。这是学生毕设最高频翻车点。5. 制造性与可靠性Sign-offLFD、Dummy Fill、EM Check的工艺级约束当Timing/Power/Physical全部green最后两关才是真正的“生死线”制造性DFM决定能否刻出图形可靠性DFR决定芯片能跑多久。SMIC 40LL对这两项的约束已深入工艺细节比如dummy fill的spacing tolerance、EM check的current density阈值全部来自光刻机与电迁移物理模型。本节给出可直接执行的参数配置与失败根因分析。5.1 光刻友好设计LFDCalibre中必须启用的三个光学邻近效应OPC检查LFDLitho-Friendly Design检查本质是预测光刻机能否忠实地将GDS图形转移到硅片。SMIC 40LL要求Calibre运行smic40ll_lfd.rule并启用三项OPC相关检查检查项SMIC阈值触发条件修复方式LINE_END_SHORTENING≤0.02umpoly/active line end缩短超限添加line end capSMIC PDK提供SPACE_VIOLATION≥0.08ummetal1 spacing 0.08umwiden spacing or add dummyDENSITY_GRADIENT≤0.15/ummetal density变化率超限防CMP凹陷插入gradient dummyCalibre LFD runset配置RULE_DECK /smic/pdk/40ll/v0.1/calibre/smic40ll_lfd.rule ENABLE_LINE_END_CHECK true ENABLE_SPACE_CHECK true ENABLE_DENSITY_GRADIENT_CHECK true设计说明DENSITY_GRADIENT阈值0.15/um来自40LL CMP工艺的pad pressure模型。若某block metal1 density从30%突变到70%gradient40%/100um0.4/um 0.15CMP后该区域会严重凹陷导致via open。修复必须用Calibre AutoFill的gradient_mode而非手动加dummy。5.2 Dummy Insertion为什么dummy fill必须用Calibre而非InnovusInnovus的dummy insertion仅用于timing sign-offSMIC流片要求dummy fill必须用Calibre 2016.2_18.12执行因其dummy pattern严格匹配ASML光刻机的diffraction model。关键参数参数SMIC要求值说明DUMMY_METAL1_SIZE0.12um × 0.12um40LL最小dummy尺寸Innovus默认0.1um×0.1um不合规DUMMY_SPACING≤2.5um相邻dummy中心距超限导致光刻hotspotDUMMY_DENSITY40% ± 10%区域metal densityCalibre实时report densityCalibre AutoFill命令calibre -fill -runset fill.runset \ -lvs gds_in.gds \ -output gds_out.gds \ -report fill.rptfill.runset内容DUMMY_LAYER M1 DUMMY_SIZE 0.12 0.12 # 单位um DUMMY_SPACING 2.5 TARGET_DENSITY 40.0 DENSITY_TOLERANCE 10.0避坑Innovus中add_fill生成的dummy尺寸为0.1um×0.1um虽DRC通过但Calibre LFD检查会报DUMMY_SIZE_VIOLATION。SMIC FAE明确“only Calibre-generated dummy is accepted for tape-out”。5.3 EM CheckVoltus中必须使用的Joule Heating模型与电流密度阈值EMElectromigration检查不是简单算电流而是模拟金属原子在电流作用下的迁移速率。SMIC 40LL要求必须用Joule Heating模型非classic Black’s equation因40LL铜互连的温度梯度主导EM失效电流密度阈值按metal layer分设文档Page 35M1: 1.2 mA/μm²M2–M5: 1.5 mA/μm²M6–M8: 2.0 mA/μm²Voltus中启用Joule Heating的tcl命令# 启用Joule Heating EM分析关键 set_em_analysis_mode -mode joule_heating # 设置layer-specific current density limit set_em_limit -layer M1 -current_density 1.2e-3 set_em_limit -layer M2 -current_density 1.5e-3 set_em_limit -layer M3 -current_density 1.5e-3 set_em_limit -layer M4 -current_density 1.5e-3 set_em_limit -layer M5 -current_density 1.5e-3 set_em_limit -layer M6 -current_density 2.0e-3 set_em_limit -layer M7 -current_density 2.0e-3 set_em_limit -layer M8 -current_density 2.0e-3 # 运行EM分析 run_em_analysis排查现象Voltus报告EM_VIOLATION但Redhawk无warning。原因Voltus默认用Black’s model未设-mode joule_heating。SMIC FAE指出“40LL copper’s EM failure mode is temperature-driven, not current-driven. Black’s model underestimates risk by 3.2x”。6. Sign-off验收与答辩一份能过SMIC FAE审查的交付物清单与自查表当你跑完所有工具、修复所有violation、生成所有report别急着发邮件——SMIC FAE的审查不是看“有没有报告”而是看“报告里有没有他们要找的那几行字”。我带过三个40LL tape-out项目每次FAE review前都用同一份自查表过一遍从未被退回。这份清单不是模板而是把SMIC文档里分散在36页PDF中的验收条款浓缩成可逐项打钩的12条动作。照着做你的sign-off包就是FAE电脑里第一个被标记“Approved”的。6.1 Sign-off交付物四个文件夹十二个强制文件SMIC要求sign-off交付必须是结构化文件夹命名与内容严格对应。任何文件缺失、命名错误、格式不符FAE直接拒收。以下是必须提交的完整结构Linux tar.gz格式smic40ll_signoff_project_name/ ├── 01_timing/ │ ├── timing_summary.txt # Tempus report_timing -summary 输出含worst negative slack │ ├── timing_corners/ # 三个corner的完整report_timing -path_group输出 │ │ ├── ff_setup.rpt │ │ ├── ss_hold.rpt │ │ └── fs_skew.rpt │ └── ocv_derate.tcl # 实际使用的derate配置脚本非默认值 ├── 02_power/ │ ├── ir_drop_summary.csv # Redhawk report_ir_drop -format csv输出 │ ├── em_violation.rpt # Voltus run_em_analysis后report_em_violation输出 │ └── vcd_info.txt # Genus write_vcd后report_vcd_info输出含start/end time ├── 03_physical/ │ ├── drc.rpt # Calibre DRC最终报告含DENSITY_VIOLATION0 │ ├── lvs.report # Calibre LVS报告含DEVICE_PARAMETER_MATCHtrue │ └── lfd_summary.rpt # Calibre LFD报告含LINE_END_SHORTENING≤0.02um └── 04_manufacturing/ ├── dummy_fill.rpt # Calibre AutoFill report含DUMMY_DENSITY40±10% └── signoff_checklist.pdf # 签字版checklist见下表提示signoff_checklist.pdf不是Word转PDF而是SMIC官网下载的QR-QUSM-02-2001-023_rev2.pdf打印签字。FAE会扫描二维码验证版本号旧版无效。6.2 FAE审查自查表12个问题答错一个即退回SMIC FAE的审查会议通常30分钟他们会快速扫视你的交付包然后抛出以下12个问题。我的经验是本文还有配套的精品资源点击获取