简介面向FPGA开发与光纤通信方向的工程师及学习者这份资源提供一套已通过实际应用验证并成功商业化的视音频光端机完整工程代码可用于理解多路模拟视频与音频采集、编解码压缩、电话接口、以太网通信及开关量控制等模块的硬件实现思路适合具备一定Verilog与FPGA开发基础、希望深入系统集成与信号处理的中高级读者参考。压缩包共198个文件约1.4MB以Verilog源码、VHDL文件、UCF约束、ISE工程文件及综合布局布线报告为主同时包含bit流、bin配置数据与说明文档完整覆盖从设计输入到实现验证的流程。已有491人学习下载。读者可从中获取多路视频标准适配、音频同步、E1/T1与VoIP电话处理、MAC帧封装校验等具体实现细节并借助工程报告与约束文件理解时序收敛与资源占用情况为自建光端机或类似多业务传输项目提供可复用的代码框架与排错参考。1. 视音频光端机代码一份能直接跑在板子上的 FPGA 工程拆解手里有一块视音频光端机的板子光纤接口、视频编解码芯片、音频 ADC/DAC 都在但固件是空的或者原厂只给了一个黑匣子 bit 流改不了参数、加不了通道——这种场景在安防监控、广电传输、工业视觉的现场改造里太常见了。这份「视音频光端机代码」就是冲着这个痛点来的它是一套面向 FPGA 的视音频光传输工程源码覆盖视频采集、音频采样、时分复用、光模块串并转换这条主链路能让你在现有硬件上把链路跑通、把参数改到自己需要的帧率和通道数。适合谁做光端机二次开发、需要把模拟视频和音频复用到一根光纤上的嵌入式工程师以及想拿一个完整视音频链路练手的 FPGA 从业者。下面按「工程怎么组织 → 关键模块怎么改 → 上板怎么调 → 坑在哪」的顺序拆。2. 工程结构与数据通路先看清视频和音频怎么挤进一根光纤拿到一份 FPGA 视音频工程最忌讳上来就改代码。先把数据通路画清楚后面调参才有坐标系。视音频光端机的本质是「多路低速业务 → 时分复用 → 高速串行 → 光纤 → 解复用 → 还原」视频和音频在复用器里抢的是同一个时隙表任何一路的时钟对不上整条链路就是花屏加爆音。2.1 顶层模块划分与时钟域常见做法是把工程切成五块视频采集与格式化、音频采集与格式化、复用/解复用、光模块接口GT 收发器或外置串并芯片、本地配置与状态机。视频侧通常是 BT.656/BT.1120 或并行 RGB 进来音频侧是 I2S 或 PCM 时分槽。这两路的采样时钟天生不同源视频像素时钟可能是 27MHz、74.25MHz音频是 12.288MHz 的整数倍所以工程里必然存在跨时钟域处理。我一般先看顶层端口和时钟树确认三件事像素时钟从哪来、音频主时钟从哪来、光模块参考时钟是不是独立晶振。这三者如果共用一个 PLL 输出抖动会顺着复用器传到光口现场表现就是长时间运行后偶发失锁。代码里如果看到clk_video、clk_audio、clk_gt三个独立命名说明作者是分域设计的改起来相对安全。// 顶层时钟与复位示意节选变量名以实际工程为准 module voip_top ( input wire clk_video_pix, // 视频像素时钟随输入分辨率变化 input wire clk_audio_mclk, // 音频主时钟通常 256fs input wire clk_gt_ref, // 光模块参考时钟独立晶振 input wire rst_n, // ... 视频、音频、光口端口 );上面这段的意义不在语法而在提醒你改分辨率时只动clk_video_pix相关的 PLL 参数别去碰音频和 GT 的时钟否则复用器的时隙对齐会整体错位。参数上视频时钟由像素数 × 帧率反推音频主时钟由采样率 × 256得到两者在复用器里按固定比例分配带宽这个比例就是后面要调的时隙表。2.2 复用器的时隙表怎么读复用器是整个工程的心脏。它把视频有效像素、行场同步、音频采样、控制字按帧组织成一串连续数据再交给光模块串化。代码里通常有一张时隙表用常量或寄存器数组描述「第几个字节属于哪一路」。读这张表的方法找到帧计数器看它在每个帧周期内如何递增再对照写指针把业务数据填进去。// 时隙分配示意一帧内先放视频再放音频最后放控制字 localparam VIDEO_SLOTS 1440; // 视频有效数据字节数随分辨率改 localparam AUDIO_SLOTS 64; // 音频通道数 × 每通道字节数 localparam CTRL_SLOTS 8; // 同步字、状态字 // 帧内偏移判断决定当前写指针落在哪一段 wire in_video_region (slot_cnt VIDEO_SLOTS); wire in_audio_region (slot_cnt VIDEO_SLOTS) (slot_cnt VIDEO_SLOTS AUDIO_SLOTS);这段逻辑说明slot_cnt是帧内字节计数器三个区间分别对应视频、音频、控制。参数怎么改加一路音频就把AUDIO_SLOTS加大同时把光口线速率或帧长相应提高否则一帧塞不下会截断。这里最容易翻车的是只改了AUDIO_SLOTS没改帧长综合能过、上板音频却周期性丢样——因为写指针在帧尾被强制复位了。改完务必用仿真看slot_cnt的翻转边界是否和业务写使能对齐。2.3 光模块接口的串并转换光口这一侧工程要么直接例化 GT 收发器Xilinx 7 系列及以上常见要么驱动外置串并转换芯片。前者关注TXUSRCLK、TX_DATA位宽和 comma 对齐后者关注并口时序和锁相。代码里如果出现gt_tx_data、gt_rx_data这类信号说明是 GT 方案重点看位宽是不是 16bit 或 20bit、有没有做 8b/10b 编码。// GT 发送侧数据装配示意 // 复用器输出 16bit 并行数据送入 GT 的 TX_DATA assign gt_tx_data {byte_high, byte_low}; assign gt_tx_charisk 2b00; // 数据期不带 K 字符参数说明gt_tx_charisk在发送同步头时要置成 K 字符标志数据期清零这个切换点必须和复用器的帧头严格对齐差一个时钟就会让接收端找不到帧边界。我见过最典型的翻车是帧头 K 字符晚了一拍接收端状态机在错误位置锁帧现象是图像整体偏移几十个像素、音频对不上口型。排查方法是用逻辑分析仪抓gt_tx_charisk和帧同步信号看两者上升沿是否同拍。3. 视频与音频采集模块分辨率、采样率和位宽怎么落到代码里链路通了之后真正决定画质和音质的是采集侧。视频这边要处理同步信号分离、有效像素提取、色彩空间转换音频这边要处理 I2S 时序、声道对齐、采样率匹配。这两块改错一个参数现场就是黑屏或杂音而且往往不是代码逻辑错是位宽和时序没对上。3.1 视频同步分离与有效像素窗口并行视频进来时行场同步可能是分离的也可能嵌在 BT.656 的 EAV/SAV 码里。工程里一般有一个同步分离模块输出hsync、vsync、de数据有效。改分辨率时除了改 PLL还要改有效窗口的起止计数。// 有效像素窗口计数以 1080p 为例的示意值 localparam H_ACTIVE_START 0; localparam H_ACTIVE_END 1919; // 1920 像素0 基 localparam V_ACTIVE_START 0; localparam V_ACTIVE_END 1079; wire h_active (h_cnt H_ACTIVE_START) (h_cnt H_ACTIVE_END); wire v_active (v_cnt V_ACTIVE_START) (v_cnt V_ACTIVE_END); assign de h_active v_active;逻辑说明h_cnt、v_cnt由同步信号复位de只在有效窗口内为高复用器只在这段时间采视频数据。参数怎么定H_ACTIVE_END等于水平有效像素减一V_ACTIVE_END等于垂直有效行减一消隐区不参与复用。常见误用是把消隐区也算进有效窗口结果复用带宽被白白吃掉音频时隙被挤掉表现为图像正常但声音断续。改完用仿真打印de的高电平周期数应该正好等于1920 × 1080。3.2 音频 I2S 采样与声道对齐音频侧最常见的是 I2Sbclk、lrclk、sdata三根线lrclk低电平左声道、高电平右声道或反之看器件。工程里要做的第一件事是确认lrclk极性和数据对齐方式第二件事是把串行数据转成并行样本送进复用器。// I2S 接收在 bclk 边沿移位lrclk 切换时锁存一个声道样本 always (posedge bclk or negedge rst_n) begin if (!rst_n) begin shift_reg 0; sample_l 0; sample_r 0; end else begin shift_reg {shift_reg[14:0], sdata}; if (lrclk_prev !lrclk) // 下降沿左声道结束 sample_l shift_reg; else if (!lrclk_prev lrclk) // 上升沿右声道结束 sample_r shift_reg; end end逻辑说明shift_reg是 16bit 移位寄存器lrclk跳变时把整段样本锁存到对应声道。参数上位宽要和音频 ADC 输出一致16/24/32bit采样率由lrclk频率决定bclk必须是lrclk × 位宽 × 2。踩坑点在于lrclk极性有的器件左声道对应高电平代码里判断沿的方向就要反过来否则左右声道互换现场表现是立体声反相、人声发虚。排查时放一段单声道测试音看两个声道波形是否一致。3.3 位宽与采样率的匹配表视频和音频在复用器前必须统一到字节对齐否则拼接时会错位。下面这张表是我调这类工程时常用的对照改参数前先对一遍。业务常见位宽时钟关系复用前处理标清视频 BT.6568bit27MHz直接按字节入队高清视频并行16/24bit74.25MHz 级拆成高低字节音频 I2S 16bit16bitbclk32×lrclk补零到 24bit 或截断音频 I2S 24bit24bitbclk48×lrclk按 3 字节入队表里的关键信息是「复用前处理」一列视频 16bit 要拆字节音频 24bit 要按 3 字节排两者在时隙表里都按字节计数。如果视频按 16bit 直接塞、音频按 24bit 直接塞复用器字节指针就会错位接收端解出来是花屏加噪声。我一般会在复用器入口加一个位宽转换级统一成 8bit 流再入队代价是多一级 FIFO但调试时省心得多。4. 上板调试与参数标定从仿真通过到现场稳定还差哪几步仿真波形全对、综合时序收敛不代表上板就能用。光端机这类工程上板后要过三关光口锁帧、视频稳定、音频同步。每一关都有对应的观测点和标定手段盲目改代码只会越改越乱。4.1 光口锁帧与误码观测第一关是光口能不能锁上。GT 方案看gt_rx_valid和 comma 对齐状态外置串并方案看锁相指示。锁上之后不要急着看图像先看误码工程里如果有 PRBS 测试模式先跑一段时间统计误码率没有的话用固定测试图案比如棋盘格跑几小时看接收端帧计数有没有跳变。// 简单的帧计数与误码指示调试用可综合 reg [31:0] frame_cnt; reg frame_err; always (posedge clk_rx or negedge rst_n) begin if (!rst_n) begin frame_cnt 0; frame_err 0; end else if (frame_sync_pulse) begin frame_cnt frame_cnt 1; frame_err (frame_cnt 32hFFFF_FFFF); // 回绕视为异常 end end这段调试逻辑的作用是给一个可观测的「心跳」frame_cnt稳定递增说明帧同步正常frame_err拉高说明计数异常。参数上没什么可调的重点是把它引到一个空闲 LED 或调试管脚上现场不用接逻辑分析仪也能判断链路死活。血泪经验是光模块的接收光功率要在标定范围内光功率过低时误码是渐变的不是突然断表现为图像偶尔马赛克很容易被误判成代码问题。4.2 视频稳定性与音频同步的联合观测第二关和第三关要一起看。视频稳定看的是de窗口内数据不丢、行场不错音频同步看的是口型对不对。最直接的办法是送一个「带时间码的画面 对应节拍的音频」接收端还原后用示波器同时抓视频场同步和音频帧同步看两者相位差是否恒定。如果相位差随时间漂移说明音频和视频的时钟域没有做速率匹配复用器的时隙表在长时间运行后被慢慢撑开或压缩。解决办法是在音频入队前加一个弹性 FIFO用视频帧同步做读使能、音频采样时钟做写使能FIFO 水位稳定在中点附近。参数上FIFO 深度取「一帧时间内音频样本数 × 2」比较稳妥太浅会溢出太深会引入额外延迟。4.3 参数标定的顺序标定不要跳步按这个顺序来先固定视频分辨率调通光口锁帧再单独送音频确认声道和采样率最后合起来看同步。每一步都用固定测试源不要用现场信号现场信号本身可能就不标准。我见过有人拿一路本来就抖动的摄像头信号调光端机调了两天以为是代码问题换测试源后十分钟就通了。5. 避坑与排查这类工程最容易翻车的五个地方5.1 现象仿真正常上板花屏原因跨时钟域信号没做同步仿真时两个时钟相位固定上板后相位随机亚稳态导致数据错位。解决所有跨域的控制信号帧同步、FIFO 空满都过两级触发器同步数据总线用异步 FIFO 或握手别直接打拍。5.2 现象音频周期性咔哒声原因弹性 FIFO 水位越界写快读慢或写慢读快溢出或读空。解决抓 FIFO 的wr_level和rd_level看是否长时间贴边调整读写时钟比例或加深 FIFO让水位稳定在中段。5.3 现象换分辨率后综合报时序违例原因像素时钟提高后复用器里的组合逻辑路径变长建立时间不够。解决在复用器入口加一级流水寄存器把时隙判断和写使能拆到两个时钟周期必要时对slot_cnt比较逻辑做寄存器化。5.4 现象光口偶尔失锁重启后恢复原因GT 参考时钟抖动偏大或复位释放顺序不对GT 复位没等参考时钟稳定就释放。解决复位链里给 GT 单独加延时等参考时钟锁定后再释放检查参考时钟晶振的供电和走线别和数字电源混在一起。5.5 现象左右声道互换或反相原因I2S 的lrclk极性判断反了或数据在错误沿采样。解决对照音频器件手册确认lrclk高低电平对应的声道改判断沿用单声道测试音验证两声道输出一致。6. 进阶把时隙表做成可配置寄存器现场改通道不用重综合工程跑通之后真正提升复用价值的一步是把硬编码的时隙表改成运行时可配。原工程里VIDEO_SLOTS、AUDIO_SLOTS多半是localparam改一次要重新综合、重新下载现场根本等不起。我的做法是留一组配置寄存器通过本地串口或 I2C 写入复用器按寄存器值动态划分时隙。// 可配置时隙边界上电默认值运行时可改写 reg [15:0] cfg_video_slots; reg [15:0] cfg_audio_slots; reg [15:0] cfg_ctrl_slots; // 上电复位时装载默认值 always (posedge clk_cfg or negedge rst_n) begin if (!rst_n) begin cfg_video_slots 16d1440; cfg_audio_slots 16d64; cfg_ctrl_slots 16d8; end // 运行时通过 cfg_wr_en 写入新值 end逻辑说明三个寄存器分别描述三类业务的字节数复用器的区间判断从常量比较改成寄存器比较。参数上要注意两点一是三个值之和不能超过一帧总字节数写入前在配置逻辑里做一次加法校验超了拒绝写入并置错误标志二是改值时要在帧边界生效不能在帧中间切换否则当前帧会被截断。实现上用一个「配置影子寄存器 帧同步时切换」的结构写入先落到影子寄存器等frame_sync_pulse到来再搬到工作寄存器。验证方法很直接写一组新值用仿真看slot_cnt的区间边界是否跟着变上板后用测试源送已知通道数的音频接收端数样本个数和配置值对得上就说明生效了。这套机制做好之后同一份 bit 流能覆盖多种通道组合现场改配置不用再动 FPGA 工具链。从那以后我每次拿到这类视音频工程都强制先画一遍数据通路和时隙表再动一行代码——因为翻车几乎都发生在「以为看懂了」的那一步。希望帮到你。本文还有配套的精品资源点击获取