做DAB变换器的朋友应该都有这种感觉拓扑看着简单两个H桥夹着一个变压器仿真里也能“跑动”但一旦要正儿八经做闭环尤其想在双移相DAB-ESP扩展移相控制下把环路整定得明明白白问题就来了——Kp和Ki到底怎么定相位裕度够不够为什么按书本算完还是振荡前阵子我把一套“扫频 开环闭环仿真 Bode图补偿对比 PI参数整定计算程序”的完整流程整理成了资料数据、模型、计算脚本都齐了。借这篇博客我把关键思路和实操细节完整梳理一遍重点讲那些常规文档不会写、只有实际调环路才会踩中的点。这套方法适合正在做DAB闭环设计的电源工程师、做课程项目的研究生以及所有想搞明白“双移相DAB的环路到底怎么调”的开发者。1. DAB-ESP双移相为什么比单移相难调先搞清控制对象1.1 从单移相SPS到双移相ESP的调制变化在经典的单移相Single Phase ShiftSPS控制下原边和副边四个开关管都以50%占空比工作功率传输只靠两个H桥输出方波之间的相移角D。传输功率的简化公式大家都见过P V1 * V2 / (2π * fs * L) * D * (1 - D/π)这个“单移相”只有一台自由度功率和移相角的对应关系在整个移相范围内基本单调控制起来相对直接。问题在于单移相在低压大电流和轻载场合存在明显的回流功率电流应力偏大效率上不去。为了减小回流功率、扩大软开关范围就有了在原边桥内再加一个桥内移相角的思路这就是扩展移相控制Extended Phase ShiftESP也归在双移相的大类里。这里我把两款控制方式做个对比方便建立直观印象对比维度单移相SPSESP双移相控制变量1个桥间移相角D2个桥内移相角D1 桥间移相角D2回流功率较大明显减小软开关范围相对窄更宽小信号模型简单可手推复杂两变量耦合环路设计难度低明显上升在ESP/DPS这类双移相控制下主功率传输由D2主导D1用来调节波形形状、降低回流功率、优化效率。说明书里通常会说“D1管效率、D2管电压”但真正上手之后你会发现两个移相角相互耦合输出电压同时受D1和D2影响。功率表达式变成二元函数小信号传函比单移相复杂了一个量级。1.2 双移相给环路设计带来的实际麻烦环路设计的第一步是知道“控制量到输出”的传递函数。对单移相DAB解析小信号模型还能手推不少教材里都有现成公式。到双移相之后两个移相角共同参与调制占空比变化不仅改变桥间相位还改变原边电压的脉宽和幅值包络采样点上还有谐波混叠问题。推导出来的模型公式又长又容易出错不同文献里的简化假设也不一样你很难确定哪套公式匹配你手上的主电路参数。我见过不止一个开发者图省事直接套用单移相的模型去设计双移相环路结果整出来的PI参数上机之后轻载振荡、满载啸叫。根本原因只有一个模型不是自己的控制对象。所以面对这类控制对象最实际、最可靠的做法就是先用仿真扫频把对象的幅频特性和相频特性直接量出来再基于测量到的数据做补偿和整定。这也是这套方法里贯穿始终的核心思路。2. 扫频法求开环对象特性把“模型”从纸面挪到波形里2.1 为什么扫频比死磕解析模型更实用对于双移相DAB这种控制量耦合、开关谐波复杂的对象死磕解析模型的时间成本很高。扫频法计算量小、结果直观基本思想就是把电路稳定运行在某个静态工作点然后给控制量比如D2指令叠加上一个频率确定的小正弦扰动在输出端测量同频分量的幅值变化和相位变化一除一减就得到该频率下控制到输出的增益和相移。把从低频到高频的各频率点连起来就是对象的Bode图。有朋友会问在仿真里做这种扫频和直接用数学工具建小信号模型有什么区别区别在于扫频法把开关纹波、数字采样延迟、变压器漏感、寄生参数全部实打实算进去了。数学建模往往会把这些因素简化掉而Bode图上的相位滞后恰恰有很大一部分就来自这些“被简化掉”的部分。这也是为什么很多解析模型算出来的带宽很高实际却实现不了的原因。2.2 扫频的具体操作步骤与参数选择搭好DAB主电路并跑到稳态后断开反馈把控制指令设为D2(t) D2_0 A * sin(2π * f * t)其中D2_0是静态工作点的桥间移相角A是小信号扰动幅值经验做法是取D2_0的1%~5%以内。这个范围能保证扰动不会把拓扑推出移相范围也不会引发明显的非线性。f从几十Hz一直扫到开关频率的1/4左右频率点采用对数分布比如每十倍频程取15到25个点。具体到每个频率点操作流程是这样运行至稳态后记录控制指令波形和输出电压波形对输出波形做FFT或者用锁相方式提取与扰动频率同频的幅值和相位输出幅值除以扰动幅值得到增益两路信号的相位差就是相移换下一个频率点重复上述流程。在仿真里提取相位有个细节必须想清楚如果直接在同一个时刻比较输入和输出波形的过零点因为开关纹波的存在很容易把相位量错。稳妥的做法是先让电路跑稳用输出信号的周期平均值减去稳态值再做FFT只保留扰动分量的幅值和相位。我最初用直接比较法扫出来的相位曲线在几个频率点上有明显跳变换成FFT提取之后就平顺多了。2.3 扫频结果的合理性与边界判断扫完一次之后把Bode图画出来先别急着设计补偿器。先检查几个地方低频段是否趋近于某个常数或者有积分特征高频段有没有明显谐振峰穿越频率附近有没有奇异的相位跳变如果曲线杂乱、噪声很大多半是扫频扰动幅值太小导致信噪比不足或者还没完全进入稳态就开始记录了。我的习惯是同一个静态工作点至少扫两次把扰动幅值改大一倍再扫一次两次结果重叠度越高说明这个工作点附近对象基本是线性的扫频数据可信度高。如果两次结果明显分离说明工作点附近非线性较强这时候要减小扰动幅值或者换一个更接近实际闭环运行的静态工作点。这个“二次扫描校验”的习惯帮我排掉了不少建模问题。3. 开环与闭环仿真配合Bode图补偿对比到底在看什么3.1 补偿前开环Bode图的三个关键检查项得到对象的Bode图之后进入补偿设计阶段。在动手加PI之前先看三件事期望穿越频率处的对象增益是多少期望穿越频率处的对象相位是多少有没有谐振峰落在穿越频率附近会不会带来增益尖峰。以我整理资料时的实例为例开关频率100kHz控制量是桥间移相角D2被控量是输出电压。扫频结果显示在5kHz处对象增益约为-6dB线性值0.5相位约为-120度。如果我们不做补偿直接让闭环在这个频率附近工作相位裕度几乎完全由对象相位决定很难同时满足带宽和稳定裕度要求。这里必须强调一个概念穿越频率其实就是闭环带宽。带宽选高了动态响应快但数字控制的一拍延迟、采样滞后会在更高频率上带来额外相位损耗选低了响应慢对负载突变的抑制能力差。工程上一般取开关频率的1/10到1/20。100kHz的开关频率把期望穿越频率定在5kHz是合理的折中。3.2 补偿器Bode图对比加了PI之后发生了什么把补偿前和补偿后的Bode图画在同一张图里对比你会看到PI补偿器带来的典型变化观察项补偿前补偿后低频增益低稳态精度差明显抬升稳态误差减小穿越频率远低于期望值被推到设定值附近相位裕度不足可能只有十几度提升到45度以上幅值裕度不确定需单独检查通常大于10dBPI补偿器的零点会在穿越频率附近开始提供相位提升把原本不足的相位裕度拉起来同时低频积分环节把增益抬得很高保证稳态精度。但要注意PI的零点本质上是把一个相位滞后从90度逐步降到0度零点本身不会“创造”相位只是把滞后程度降低。如果对象相位已经到了-150度以下单靠PI是无法把裕度救回来的只能靠移动穿越频率远离相位急剧下滑的频段。3.3 闭环仿真验证时重点观察什么Bode图只能说“理论上稳定”闭环仿真才能看“实际稳不稳”。把PI参数加进环路之后做两类测试第一类输出电压给定阶跃观察超调量和调节时间第二类负载电流阶跃观察电压跌落和恢复时间。如果在闭环仿真中发现波形有持续的高频振荡但幅度不大多半是穿越频率附近相位裕度不足如果低频段有缓慢的来回摆动则要检查PI零点是不是放得太低导致低频相位滞后太大。还有一种情况是超调很大但很快收敛这通常意味着穿越频率偏高需要适当回调fc。4. PI参数整定计算程序从Bode图读数到Kp/Ki一次到位4.1 整定思路两个参数三个约束PI补偿器写成传递函数是C(s) Kp * (1 ωi / s)其中ωi Ki / Kp是零点的角频率。整定过程本质上是在满足三个约束第一期望穿越频率处环路总增益幅度为1第二期望穿越频率处环路总相位为-180度加上目标相位裕度第三零点不要离穿越频率太近否则PI在穿越点引入过多相位滞后也不要太远否则低频增益提升不足。实际执行时我先定穿越频率fc再定零点频率fi经验上取fc的1/5到1/10。然后利用增益约束反解Kp最后用Ki Kp * ωi得到Ki。这套流程看似简单但实际上很多人在第二步就卡住了——零点位置选不对后面Kp怎么反算都不对。4.2 具体计算过程一个可复现的数值例子沿用前面的扫频数据来算一遍。已知fc 5kHz在fc处对象增益|G| 0.5对象相位φg -120度目标相位裕度取PM 48度。PI补偿器在fc处的相位表达式为φc arctan(fc / fi) - 90度取fi 1kHz则φc arctan(5) - 90度 ≈ -11.3度。闭环穿越处总相位为-120 (-11.3) -131.3度相位裕度约48.7度在35到60度的工程经验区间内。幅值方面PI在fc处的幅值为|C| Kp * sqrt(1 (fi / fc)²)fi/fc 0.2所以|C| ≈ Kp * 1.02。要求|C| * |G| 1即Kp * 1.02 * 0.5 1得到Kp ≈ 1.96。然后Ki Kp * 2π * fi ≈ 12300。我把这个计算过程写成了小程序输入三个量——期望穿越频率fc、该频率下扫频得到的增益和相位、目标相位裕度——自动算出Kp和Ki并把对应的补偿器Bode图画出来省去大量重复手算。核心计算脚本并不长fc 5000; % 期望穿越频率单位Hz G_abs 0.5; % 扫频得到的对象增益线性值 G_phase_deg -120; % 扫频得到的对象相位单位度 PM_target 48; % 目标相位裕度单位度 ratio 5; % fi fc/ratio零点频率取穿越频率的1/5 fi fc / ratio; % PI补偿器在穿越频率处的相位度 phi_c_deg atand(fc/fi) - 90; % 反算Kp使 |C(j*fc)| * |G(j*fc)| 1 Kp (1/G_abs) / sqrt(1 (fi/fc)^2); % 由零点频率得到Ki Ki Kp * 2*pi*fi;这里有一个容易被忽略的陷阱**上面的公式使用了相位约束但实际上相位约束已经在fi取值时隐含处理了。**如果扫频得到的φg不是-120度而是-140度那么同样fi fc/5算出来的相位裕度可能只有二十几度这时候就不能硬用这个Kp而是要把fi进一步往低压比如取fi fc/10或者降低期望穿越频率。相位裕度不够时优先动fi而不是动fc。4.3 整定结果进仿真前的自检算完参数别急着直接套进去。先做一个自检用算出来的Kp、Ki画出整个环路对象PI的总Bode图看穿越频率是否确实在fc、相位裕度是否与目标一致、幅值裕度是否大于10dB。如果有偏差优先调整fi的取值而不是去移动fc因为一旦动fc整个增益和相位约束都要重新来过。另外这套计算假设补偿器是理想连续域PI。如果实际闭环用数字控制器实现采样后一拍延迟带来的相位滞后不可忽略。穿越频率等于开关频率1/20时一拍延迟对应的相位滞后大约为2π*fc/fs落在5kHz上接近18度。所以数字实现时建议把目标相位裕度在连续域基础上再留15到20度的余量或者直接在离散模型里验证参数。5. 仿真与整定过程中的常见坑和排查经验5.1 扫频扰动幅值大一点就非线性小一点就淹没在纹波里扫频里最容易出问题的就是扰动幅值A。取得太小输出电压上的扰动分量淹没在开关纹波里FFT都提不出来取得太大桥间移相角被推到非线性区增益和相位被“平均”掉Bode图明显走样。我自己的习惯是先看静态工作点的输出电压纹波幅度保证扰动导致的输出波动至少是纹波的5到10倍同时又不能让移相角的瞬时值越过移相范围。对ESP控制这种D1固定、D2作为主控量的情况D2的扰动幅值一般控制在额定移相角的1%到5%之间比较稳。每次换工作点这个幅值都要重新校一遍不能一套参数打天下。5.2 采样延迟和数字控制一拍延迟的相位惩罚上一节提到了数字控制的一拍延迟这里展开说。在连续域Bode图里我们默认采样和计算是瞬时的。实际数字控制中AD采样、算法计算、PWM更新至少占用一个开关周期。这一拍延迟对相位的影响是一条斜线频率越高相移越大。fc 5kHz、开关频率100kHz时一拍延迟对应的相位滞后算下来约18度。这就解释了为什么仿真里相位裕度明明有45度实际样机却只剩二十几度甚至出现临界振荡。解决思路有两个第一在Bode图对比时把这拍延迟的相位特性叠加到补偿后的相位曲线上重新看裕度第二直接用离散域的PI参数。很多初学者忽略这一项我在闭环模型里特意把采样保持环节做进去补偿前后对比都基于含延迟的实际模型。做样机之前先用这种模型验证过的参数成功率会高很多。5.3 变压器漏感与寄生电容扫频为何会“兜底”出谐振峰理想模型里DAB的功率传输只和桥间移相角有关但实际变压器有漏感绕组间还有寄生电容这些和滤波电感、输出电容组合起来会形成高频谐振峰。谐振峰如果落在穿越频率附近轻则相位裕度被吃掉重则增益出现隆起闭环后在这个频率附近会出现持续振荡。双移相控制下原边桥内移相会让变压器原边电压变成三电平波形谐波成分更丰富更容易激发寄生谐振。所以扫频时我会把频率上限扫到开关频率的1/4甚至更高专门检查有没有意料之外的谐振峰。发现谐振峰离穿越频率太近通常的处理是降低穿越频率、主动远离谐振区或者在控制环里加陷波器。硬靠PI去压谐振是压不住的PI对谐振峰附近的高增益尖峰基本无能为力。5.4 参数整定后必须做的三项验证最后说下我每次整定完必做的三项验证不做完不敢说参数可用。第一给定阶跃验证。记录输出电压从90%到110%的阶跃响应超调量控制在20%以内调节时间落在可接受范围。第二负载阶跃验证。半载到满载突变观察电压跌落恢复时间确保两三个开关周期内回到稳态不再出现第二个振荡周期后才稳定。第三移相角限幅验证。把D1、D2的限幅值设置得和实际程序一致再跑一次满载启动确认启动过程中不会因为积分饱和撞上限幅把环路拖到不稳定状态。这三项验证都过这套PI参数才算真正在双移相DAB上落地。否则Bode图再漂亮也只是纸面稳定。最后再分享一个我在整理过程中反复验证过的小技巧如果扫频数据和理论模型总是对不上先别急着怀疑扫描方法优先检查仿真里是不是漏了采样延迟或者开关管的导通压降模型。DAB这种拓扑对开关细节很敏感把这两类细节补上之后扫频得到的Bode图和解折模型通常能重合得很好。希望这篇梳理能帮做DAB环路的开发者少走一些弯路。