1. 为什么传统电压模式控制在现代供电场景中逐渐力不从心做电源设计这些年一个直观的感受是负载对供电系统的要求已经不再是把电压稳住这么简单了。尤其是在CPU、GPU、FPGA和DDR这类大电流数字负载面前供电系统面临的是毫伏级电压扰动和安培级电流突变的双重压力。传统电压模式控制或者电流模式控制在面对这类负载时往往会陷入一个两难境地要么追求环路带宽把补偿网络做到接近极限结果系统相位裕度捉襟见肘要么为了保证稳定性牺牲动态响应在负载瞬变时电压跌落超出负载容限。这里的核心矛盾在于传统控制的开关频率是由时钟和误差放大器决定的。误差放大器检测到输出电压偏离基准之后需要经过补偿网络、比较器、驱动逻辑这一整套链路才能调整占空比。这个环路从发现问题到修正问题存在固有的延迟而这个延迟在大压差、大电流场景下会被放大得极其明显。同步降压型DCDC变换器的自适应导通时间控制正是为了解决这类问题而生的。它不依赖时钟产生PWM波形而是当输出电压跌落到参考电压以下时立即触发一个固定时长的导通脉冲。负载需要能量变换器马上就给不需要经过误差放大器的思考延迟。这种基于输出电压纹波的直接反馈方式让系统天生具备极快的瞬态响应能力。再加上同步整流结构本身带来的低导通损耗优势这种方案在低电压、大电流、高开关频率的DC-DC应用中几乎成了标配。不过自适应导通时间这几个字看着简单真正设计起来却有不少门道。导通时间怎么确定为什么需要跟着输入输出电压变化轻载情况下怎么处理环路稳定性怎么分析这些问题是把一个原理框图变成一颗真正能稳定工作的电源芯片或模块时绕不开的关卡。这篇文章我就结合自己做过的同步降压变换器设计经验把这些细节从头到尾梳理一遍。2. 自适应导通时间控制的基本逻辑与关键参数计算2.1 恒定导通时间控制vs自适应导通时间控制先澄清一个容易混淆的概念。很多人把恒定导通时间控制和自适应导通时间控制当成一回事实际上区别就在固定和自适应这两个词上。恒定导通时间Constant On-TimeCOT控制的基本原理是当输出电压纹波低于参考电压时比较器触发开关管导通一个预设的固定时间然后关断关断期间电感和输出电容继续为负载供电输出电压自然下降直到下一次触发到来。这里的关键是开关周期是变化的——导通时间固定但关断时间由电路状态自动决定。自适应导通时间控制则是在COT基础上做了一个关键升级导通时间不再是一个固定值而是根据输入电压和输出电压动态调整。这样做的目的非常明确——让开关频率在稳态工作点保持基本恒定。为什么不直接固定导通时间我们来算笔账。在一个降压变换器中稳态时占空比满足$$D \frac{V_{out}}{V_{in}}$$如果导通时间固定为 (T_{on})那么开关频率为$$f_{sw} \frac{D}{T_{on}} \frac{V_{out}}{V_{in} \cdot T_{on}}$$当输入电压从12V降到5V时若导通时间不变公式里的分母从 (12 \times T_{on}) 变为 (5 \times T_{on})频率会上升到原来的2.4倍。这在很多应用中是没法接受的频率升高开关损耗随之上升效率变差频率变动范围过大EMI滤波器难以设计噪声频谱太宽电感电流纹波随频率变化整个系统的工作状态变得不可控。所以自适应导通时间控制的基本思路就是让导通时间反比于输入电压、正比于输出电压使频率稳定在设计值附近。具体表达式可以写成$$T_{on} \frac{V_{out}}{V_{in}} \cdot \frac{1}{f_{sw_target}}$$这个公式看起来简单却是整个控制策略的核心。后续所有设计都要围绕它展开。2.2 导通时间发生器电路实现与计算实际工程中导通时间发生器通常用一套充电/比较电路来实现。我用过的大多是电流源充电比较器的方式把它拆开来看其实就是电容充电到阈值电压就复位的经典结构。典型实现一个压控电流源给定时电容 (C_{ton}) 充电电容电压达到参考阈值时触发复位脉冲同时关断上管。充电电流和阈值电压都跟随输入/输出电压联动变化从而完成自适应调节。具体参数上导通时间表达式可以写成$$T_{on} \frac{C_{ton} \cdot V_{th}}{I_{charge}}$$其中 (I_{charge}) 由输入电压产生比如 (V_{in}) 通过电阻分压后转成电流信号而 (V_{th}) 由输出电压实际上是反馈分压提供。这样 (V_{in}) 增大的时候充电电流变大(V_{on}) 时间缩短(V_{out}) 增大时阈值变高导通时间延长逻辑上完全贴合自适应需求。让我给一个具体数字。假设设计目标(V_{in} 12V)(V_{out} 1.0V)目标开关频率 500kHz。根据前面的公式$$T_{on} \frac{1.0}{12} \times \frac{1}{500 \times 10^3} 166.7ns$$这个导通时间是很短的尤其是在高频大压差应用下导通时间往往只有几十到一两百纳秒。这对驱动电路提出一个硬性要求功率管的栅极驱动能力必须足够强开通延迟必须足够小。驱动延时不匹配会直接导致实际导通时间偏长或偏短最终频率漂移甚至影响瞬态性能。2.3 为什么同步整流是必选项而不是可选项标题里明确写了同步降压型这里有必要把同步整流的优势讲透。传统非同步降压变换器使用二极管作为续流管续流期间二极管压降约0.3V~0.7V。在低压大电流场景下输出电流如果是10A续流管上的损耗就是3W~7W这在很多系统里直接决定了散热器的大小和整机效率的上限。同步整流用低导通电阻的MOSFET替代二极管续流期间电流流过MOSFET的沟道压降只剩下 (I \times R_{ds(on)})。拿一颗 (R_{ds(on)}10m\Omega) 的下管来说10A电流通过时压降仅0.1V损耗1W和非同步方案相比损耗降低了一个量级。更重要的是同步整流让电流流向可控这意味着电流可以双向流动。在轻载时变换器可以进入断续导通模式DCM或者通过关断下管防止反向电流从而保持高效率。这一特性为后面要讲的轻载降频、休眠模式等高级功能留出了设计空间。不过同步整流也带来了一个麻烦上下管交替导通时必须有死区时间防止直通短路。死区过长会造成体二极管导通时间变长、效率下降死区过短又可能导致上管还没完全关断下管就已经打开造成高压侧到低压侧的直通炸机。死区时间的优化是同步整流设计里非常考验功力的一环后面我在实测部分会详细展开。3. 同步降压功率级的完整参数设计控制环路的算法再聪明功率级设计不合理一样白搭。自适应导通时间控制对功率级的要求集中在三个方面电感感值的选择、输出电容容值配置、功率管的参数匹配。3.1 电感感值选择纹波电流与瞬态响应的权衡电感是整个变换器储能的核心。在自适应导通时间控制中电感电流纹波直接决定了输出纹波电压的大小同时也在一定程度上影响了系统的稳定性和瞬态响应。电感电流纹波的计算公式$$\Delta I_L \frac{(V_{in} - V_{out}) \cdot T_{on}}{L}$$代入前面的例子假设 (L 1.0\mu H)(T_{on}166.7ns)(V_{in}12V)(V_{out}1.0V)则$$\Delta I_L \frac{(12 - 1) \times 166.7 \times 10^{-9}}{1.0 \times 10^{-6}} 1.83A$$这个纹波大不大取决于负载电流水平。如果满载电流10A1.83A的纹波占18.3%属于正常范围。如果负载只有1A同样的电感下纹波电流比负载电流还大变换器就会进入断续工作模式工作状态完全改变。所以电感感值的选取要综合考虑满载纹波占比一般经验是电感纹波电流取满载电流的10%到30%。纹波大电感体积小、动态响应好但输出纹波电压高对电容提出更高要求纹波小则反之。从瞬态响应角度看电感小电流上升速度快负载突变时输出跌落量小这是COT控制的优势所在。但电感太小会导致纹波过大甚至触发比较器误动作所以需要在两者之间取平衡点。在自适应导通时间控制方案中我还习惯加一个约束保证在最大占空比对应的导通时间下电感纹波电流不饱和。设计裕量一般留20%-30%。电感是一件热耦合的器件温度升高后饱和电流下降这一点尤其要预留足够余量否则满载热机后电感发出啸叫、电流失控的情况很容易出现。3.2 输出电容决定纹波电压和环路稳定性的双重角色输出电容在自适应导通时间系统中的地位比在电压模式控制中更关键因为它同时承担了两个截然不同的任务。第一个任务也是它的本职任务滤除电感纹波电流限制输出电压纹波。输出纹波电压近似为$$\Delta V_{out} \approx \Delta I_L \times \left( ESR \frac{1}{8 \cdot f_{sw} \cdot C_{out}} \right)$$以 (C_{out}100\mu F) 陶瓷电容ESR约3mΩ、(\Delta I_L1.83A) 为例高频分量在电容本体上的压降(\frac{1.83}{8 \times 500 \times 10^3 \times 100 \times 10^{-6}} \approx 4.6mV)ESR导致的压降(1.83 \times 0.003 5.5mV)合计纹波约10mV。这个量级在大多数数字负载的供电要求下是可以接受的。第二个任务就比较微妙了输出电容的ESR纹波电压是COT控制环路的反馈信号来源。COT控制比较器直接检测输出电压纹波来触发PWM如果纹波电压太小或者相位不对比较器就没办法干净地触发开关动作。这就产生了一个在工程上非常经典的矛盾为了降低输出纹波电压我们希望ESR越小越好但为了COT环路的可靠触发我们反而需要输出纹波电压足够大、且不能与电感电流纹波存在太大的相位偏移。解决这个矛盾的常见手段是外加纹波注入电路也就是下面要讲的纹波补偿网络。我先给结论如果你在做一个实际的COT同步降压设计输出电容建议采用少量高ESR电容大量低ESR陶瓷电容的组合。高ESR电容提供稳定的触发纹波陶瓷电容提供低阻抗的储能和滤波能力。3.3 功率MOSFET选型不只是看导通电阻上管和下管在同步降压中的开关行为差异很大选型策略也不一样这里需要拆开说。上管承担的是接通能量通路的任务它每个周期都要承受输入电压并且流过的是电感电流的上升段。损耗来源主要有三部分导通损耗、开关损耗、以及栅极驱动损耗。下管承担的是续流任务在死区期间要承受体二极管导通损耗稳态时承受电感电流的续流损耗。由于下管在导通阶段栅极电压已经稳定开关损耗主要发生在死区切换瞬间占比比上管小。在自适应导通时间控制这种变频率瞬态时频率会突变的工作模式下我选管时会把开关损耗和驱动损耗放在比导通电阻更优先的位置。核心考虑是COT控制的瞬态恢复通常在1-2个开关周期内完成这期间芯片进入非稳态高频工作如果开关损耗大瞬态期间芯片结温会迅速上升反复触发过温保护。一个比较有效的做法是给上管和下管选取不同的器件而不是上下对称。上管选 (Q_g) 相对小、(R_{ds(on)}) 适中、开关速度更快的管子下管选 (R_{ds(on)}) 更小、(Q_{rr})体二极管反向恢复电荷更小的管子。很多量产电源模块就是这么做优化的。4. 自适应导通时间的实现方案与纹波补偿4.1 反馈网络与纹波注入的必要性前面提到过COT控制比较器检测的是输出电压纹波。但如果输出电容全部用低ESR陶瓷电容输出纹波会非常小小到比较器的输入失调电压都可能覆盖它这时系统就会进入一种失控状态开关动作变得无规律频率大幅抖动甚至出现次谐波振荡。解决思路就是人为构造一个包含电感电流信息、与输出纹波相位一致的合成纹波信号注入到反馈比较器的参考端或反馈端。业界常用的纹波注入方案有几种RC耦合纹波注入在反馈分压电阻上并联RC网络利用电感纹波电流通过等效串联电阻产生的电压降作为纹波源。这种方法实现简单效果也不错缺点是增加的RC网络会引入额外的频率极点设计时需要仔细算。有源纹波注入用运放对开关节点电压进行积分、放大合成一个比例于电感电流纹波的信号注入反馈点。这种方法鲁棒性好纹波不受输出电容ESR影响但多了一颗运放成本和静态功耗都上去了。内部纹波发生器部分电源芯片把纹波发生器做到芯片内部用内部电流源对内置电容充放电来模拟电感电流纹波。这种方法对外部元器件最友好也是目前很多高度集成方案的常见做法。从我的实际使用体验来说分立方案中RC耦合纹波注入的性价比最高前提是你对环路稳定性有一定调整能力。有源纹波注入适合输出纹波要求极其苛刻的场合内部纹波发生器则是集成方案里的首选。4.2 最小导通时间和最小关断时间的现实约束自适应导通时间控制有一个隐含假设电路能够准确实现计算出来的导通时间。但在实际芯片面前这个假设有两个硬边界。最小导通时间受限于内部比较器响应速度和栅极驱动电路的延时一般多在30ns到100ns之间。如果应用要求的导通时间小于这个值系统就会出现打嗝现象——比较器触发了但驱动还没来得及完成一个完整的开通动作系统就开始进入另一轮触发判断。具体表现是开关频率突然变得很低输出电压纹波急剧增大。出现这种情况通常发生在高输入电压、低输出电压、高开关频率的组合下。比如 (V_{in}24V)(V_{out}0.8V)(f_{sw}1MHz)理论导通时间只有33ns这就已经逼近主流控制器的最小导通时间极限了。最小关断时间同样地下管续流也有一段时间要求。最小关断时间过短会导致电感电流还没降到合适的水平就再次开通系统进入连续导通模式变频率特性失效可能会引发次谐波振荡。设计时我的建议是理论的导通时间和关断时间都要跟所选控制器的最小值做个对比建议留出至少20%的裕量。计算导通时间时也要考虑寄生阻抗的分压效应因为器件导通压降也会让实际占空比偏离理想值。5. 稳定性分析、瞬态响应测试与常见设计缺陷5.1 COT环路为什么看起来没有经典环路却实际存在环路很多第一次接触COT控制的人都会疑惑这个环路没有误差放大器没有补偿网络怎么分析稳定性实际上自适应导通时间控制虽然省掉了传统的误差放大器补偿网络结构但它依然是一个闭环系统而且稳定性的关键在于输出电容的ESR零点位置。从控制理论角度COT系统可以近似为一个一阶系统加一个小延时。输出电压纹波直接反馈到比较器比较器触发产生开通脉冲这个过程中存在一个固有的延时从比较器触发到开关管实际导通再到输出电压响应这个延时由比较器响应速度、驱动延时、电感电流斜率共同决定。工程上判断系统是否稳定最直接的办法是看输出电压有没有振荡迹象。COT系统失稳常见表现为开关频率出现规律的周期跳变次谐波振荡输出电压纹波比理论计算值大几倍甚至一个量级变换器发出可听到的啸叫声通常发生在轻载瞬态响应过后出现持续衰减振荡。其中次谐波振荡是COT系统里我最常遇到的问题。它的本质是什么当电感电流纹波幅度较小而系统延时又不可忽略时控制环路对干扰的响应会逐周期放大形成规律性的开关频率跳变。5.2 前馈电阻、惯性补偿与相位裕度的隐形制约这里有一个容易被忽略但又非常关键的元件。很多COT控制器在输入端会接一个前馈电阻——它的作用是让导通时间同时跟踪输入电压的变化。输入电压突变时前馈网络能在极短时间内调整导通时间防止输出电压出现大幅度过冲或跌落。为什么要加前馈考虑这种场景AC-DC整流后电压存在工频纹波如果变换器输入电压从12V突然跳变到16V占空比需要从1/12调整为1/16。如果没有输入前馈导通时间还保持在176.7ns不变每个周期注入电感和输出的能量就会偏多输出电压会快速上升直到反馈回路重新调整导通时间。这个调整过程在传统COT中可能需要几个周期就会在输出端产生一个明显的电压过冲。加了前馈之后输入电压一旦跳变导通时间立即修正输出电压几乎不受影响。实际设计时前馈网络的RC时间常数需要和导通时间发生器的响应时间匹配不要一味图快。太快的前馈反而会产生振铃因为前馈通路本身也是一个高增益环节响应过头会造成输入电压上的高频噪声直接耦合到导通时间控制端。5.3 负载瞬态波形真正检验设计水平的试金石电源设计做得好不好测一下负载瞬态基本上就能看出七七八八。我用电子负载做瞬态测试时通常会关注以下几个指标恢复时间是指负载突变后输出电压回到标称值所需的时间。自适应导通时间控制在这一点上优势显著典型恢复时间在几个开关周期以内相比之下电压模式控制可能需要几十个周期。下冲和过冲是负载突变瞬间输出电压的最大偏差量。下冲的计算可以简单估算为$$\Delta V_{out} \approx \frac{\Delta I_{load} \cdot \Delta t_{delay}}{C_{out}}$$其中 (\Delta t_{delay}) 是负载突变发生到变换器开始恢复供电之间的时间。COT的 (\Delta t_{delay}) 极小因为比较器逐周期都在监视输出电压所以下冲天然就小。做瞬态测试时有个容易出现误判的点电子负载的电流上升斜率必须远快于变换器的响应速度测得的数据才有意义。如果电子负载设置成 (1A/ms) 的上升斜率而变换器响应在 (10\mu s) 内就完成了那测出来的所谓瞬态响应实际上是电子负载的限制不是变换器的真实性能。做这种测试电流上升斜率至少要设到 (1A/\mu s) 以上对于大电流电源甚至建议用到 (5A/\mu s) 甚至更陡才能真正暴露问题。6. PCB布局和元件选型决定成败的细节6.1 功率回路的最小环原则自适应导通时间的同步降压变换器开关频率高电流变化快PCB布局的寄生参数影响会被放大到决定设计成败的程度。布局的第一原则可以归纳成八个字功率回路越小越好。看功率级的电流路径输入电容 → 上管 → 电感 → 输出电容 → 下管 → 回到输入电容。这个环路里流过的是脉动电流脉动电流在寄生电感上造成的电压尖峰比恒定电流可怕得多。环路的寄生电感越大开关节点电压尖峰越高电磁干扰越严重严重时甚至击穿功率管。实际布局时我会尽量让输入陶瓷电容紧贴功率管放置把上管、下管、输入电容放在同一面利用铜皮短接。这里有一个细节输入电容不要只摆一个大的电解电容要在功率管附近并联几个小容量的高频陶瓷电容比如 100nF 和 1\mu F 的组合让高频脉动电流走最小路径。电解电容因为ESL大在高频开关电流下几乎帮不上忙。另外还要注意续流回路的对称性。下管的源极与输入电容地之间的路径要尽量短这条路径上承载的是电流从电感通过下管回到输入电容的续流过程寄生电感直接决定了下管体二极管反向恢复时的电压应力。6.2 开关节点snubber的设计取舍开关节点LX节点的高频振铃是同步降压变换器中最常见的电磁干扰来源之一。上管开通瞬间下管体二极管从导通切换到截止反向恢复电流在寄生电感和结电容之间形成LC振荡频率常在几十到几百MHz。处理这个振铃最有效的办法是给开关节点加一个RC snubber。RC snubber串联在开关节点和地之间或者开关节点和输入电压之间用电阻消耗振荡能量。电容一般在几百pF到几nF电阻在几欧到几十欧之间。不过增加snubber之后这部分损耗是实打实的开关频率乘以电容储能。比如 (C_{snub}1nF)(V_{snub}12V)(f_{sw}500kHz)则损耗为$$P C_{snub} \cdot V_{snub}^2 \cdot f_{sw} 1 \times 10^{-9} \times 144 \times 500 \times 10^3 72mW$$看起来不大但如果频率上到1MHz以上、电压上到24V这个损耗会增长好几倍。所以snubber要尽量小只要能压住振铃振幅就行不要贪。6.3 反馈网络的布线必须远离噪声源自适应导通时间控制系统中反馈输入直接连接比较器任何耦合到反馈引脚上的噪声都可能被当成真实纹波导致开关动作异常。反馈网络布线要遵守几条硬性规则反馈分压电阻靠近控制器芯片放置反馈走线尽可能短反馈走线采用顶层短直走线避免靠近开关节点和电感底部反馈接地采用单点接地或星形接地避免功率地电流流过反馈地如果输出电容中有高ESR的钽电容或电解电容它们的位置要靠近反馈采样点确保采样到的纹波与真实输出电压一致。我见过不少因为反馈走线紧贴着电感而导致的电源工作不正常的案例。电感产生的交变磁场会在反馈走线上感应出噪声电压叠加在反馈信号上轻则开关频率抖动重则输出电压纹波大得离谱。这种情况下不管你在控制环路里怎么调参数都没用必须回到布局层面解决问题。7. 实测调试验证流程和我踩过的一些坑7.1 从空载到满载的逐级验证步骤新设计的电源板拿到手后不建议直接上满载或者接真实负载。我习惯采用一套从安全到极限的逐级验证流程第一步静态上电检查。在断电状态下用万用表检查输入对地、开关节点对地、输出对地是否存在短路。第一次上电必须配合限流电源先把电流限在满载电流的1%以内观测输入电流是否异常。第二步空载启动。空载启动时COT系统一般都会进入脉冲跳跃模式开关频率较低这是正常现象。需要确认的是输出电压是否建立、是否有异常振荡声。第三步轻载带载测试。接上1%-10%的额定负载用示波器观察开关节点波形和输出电压纹波。此时重点检查是否有脉冲群、有无间歇性振荡。第四步逐步加大负载到满载。每增加25%的额定负载停下来观察波形和温度。满载热平衡后用热成像仪检查主要发热点确认功率管温度在合理范围内。第五步瞬态测试。用电子负载设置上升沿 (2A/\mu s) 以上的电流突变观察输出电压下冲、恢复时间和是否有振铃。这套流程看着简单但每一步都能暴露不同层次的问题。很多时候设计阶段的瑕疵在轻载阶段根本看不出来必须逐步加大负载才会原形毕露。7.2 一个典型的次谐波振荡排查案例说一个我实际踩过的坑帮大家建立对次谐波振荡的直觉印象。有一款同步降压模块设计指标是 12V 输入、1.2V 输出、10A 负载、500kHz 开关频率。仿真里一切正常瞬态响应很漂亮但实际板子一上电满载下输出纹波呈现出约 83kHz 的低频包络包络周期内大概有 4 到 6 个开关周期的间隔不均匀。逐项排查下来首先排除了输入电源问题因为输入电压纹波非常干净。然后用近场探头扫电感附近也没有发现大范围磁场耦合问题。最后对照电路图仔细看反馈网络发现反馈分压电阻的上电阻两端还并联了一个用于纹波注入的RC网络但电容取值比推荐值小了 4 倍。问题的根源在于RC时间常数过小导致注入到反馈端的合成纹波在较高频率下衰减过快反馈端的纹波相位在高频处产生了额外滞后。这个滞后叠加在COT比较器本身的延时上等效于环路总延时超过了一个临界值于是系统进入次谐波振荡。解决办法是把RC网络的电容加大到推荐值的1.5倍重新计算零点频率确保注入纹波在开关频率处的幅度和相位都满足设计要求。换掉这颗电容之后振荡包络消失了开关节点的频率稳定在500kHz输出电压纹波也从30mV降到10mV以内。这个案例我想说明一个道理COT系统的稳定性问题很多时候不是控制理论上的问题而是实际物理实现中的一个小参数偏差导致的。排查这类问题要从反馈注入的幅度、相位入手要看得足够细。7.3 死区时间调整的实测心得同步整流系统的死区时间直接影响效率和开关应力。我实测过的几款控制器死区时间可调范围一般在几纳秒到几十纳秒而最佳值往往落在范围的中间偏小位置。判断死区时间是否合适有一个简单有效的办法观察开关节点电压波形。在死区期间下管的体二极管先导通开关节点电压会低于地电位大约-0.5V到-0.7V。如果这个负向尖峰的宽度明显偏大说明死区时间过长体二极管导通时间过长如果死区期间出现开关节点电压提前上升的迹象说明死区过短上管可能提前开通直通风险上升。要找到一个合适的死区还需要把温度因素考虑进去。温度升高后功率管的阈值电压和开关速度都会变化常温下合适的死区在高温下可能就不适用了。所以我会在常温、高温两种条件下都做一轮死区测试取一个综合最优值。7.4 轻载效率优化脉冲跳跃模式和自动重连自适应导通时间控制还有一个很适合做轻载优化的特性它在轻载时会自动进入脉冲跳跃模式或者说休眠模式跳过部分开关周期只保留维持输出电压所需的开关次数。这样就避免了轻载时频繁开关带来的开关损耗效率可以维持在一个较高的水平。但脉冲跳跃模式下有个需要特别处理的问题输出电压纹波会比连续模式大。因为跳过开关周期时输出电容需要独自维持负载电流电压自然会跌得更多直到下一次开关到来。负载电流越小跳过周期越长纹波越大。设计时要在轻载效率和输出电压纹波之间做一个取舍。如果负载对纹波敏感可以限制最小开关频率或者设定一个强制连续模式的引脚让用户自行选择。如果追求效率则应该在数据手册中明确标注脉冲跳跃模式下的纹波范围避免系统和后级负载不兼容。8. 写在最后的一点经验自适应导通时间控制的同步降压变换器严格来说是看起来简单、做起来门道不少的设计。原理框图很有诱惑力——没有补偿网络、没有误差放大器、环路响应极快——但真正落到电路实现层面你会发现每个细节都可能影响最终性能的下限。我个人做这类设计的体会是先花足够时间把导通时间发生器的物理实现、纹波注入的幅度相位、功率级的最坏情况应力这几个问题算清楚再去纠结环路补偿那些精细参数顺序不要反。很多时候问题都不是出在我不懂的复杂理论上而是出在那些看似不起眼、实际上牵一发动全身的小参数上——就像我前面说的那颗RC电容。如果你正准备做自己的第一个自适应导通时间同步降压设计建议先搭一个尽量接近实际应用的评估板不全用面包板飞线也不一上来就重新开发一颗芯片。拿到实际器件之后把你计算的那一版参数先放上去然后重点做三件事在满载看纹波和效率在瞬态看恢复行为在高温看死区表现。这三关都过了你的设计基本就比较靠谱了。