1. 当所有人都在聊AI设计芯片时我更关心它到底卡在哪最近圈子里聊得最热的一个话题就是某头部研究机构放出的那份关于AI原生芯片设计的报告。标题很唬人内容也确实有料但我翻完一圈讨论之后发现绝大多数人把注意力放错了地方。大家要么在惊叹AI居然能自己设计芯片了要么在焦虑芯片工程师是不是要失业了很少有人认真去问一个更本质的问题在这套流程里真正稀缺的能力到底是什么我自己在芯片设计和工具链这条线上摸爬滚打了十来年从最早手写RTL、跑综合、盯时序到后来接触各种自动化布局布线工具再到现在看各种AI辅助设计的方案有一个感受越来越强烈AI能替代的从来不是设计本身而是设计过程中那些可以被形式化、可以被搜索、可以被暴力枚举的部分。而真正决定一颗芯片成败的那些判断恰恰是AI目前最不擅长的。这份报告我读了两遍也和一些做EDA工具、做架构设计的朋友聊了聊。下面我想从三个角度说说我和主流观点不太一样的地方。不是抬杠而是觉得如果大家都顺着AI万能的思路往下走很可能会在真正关键的地方踩坑。这篇文章适合三类人看一是正在做芯片设计、想知道AI到底能帮上什么忙的一线工程师二是做工具链、做平台、想把AI能力接进现有流程的产品和技术负责人三是对这个方向感兴趣、想判断趋势的观察者。我会尽量把原理讲透把实操层面的东西说清楚也会分享一些我自己踩过的坑。先说结论我认为真正稀缺的能力有三个把模糊需求翻译成可验证约束的能力、在巨大搜索空间里定义好的能力、以及为AI产出兜底做物理验证的能力。这三点报告里要么一笔带过要么归到了工程实践这种模糊的筐里但在我看来它们才是决定AI原生芯片设计能不能真正落地的命门。2. 拆解AI-native芯片设计它到底在做什么不做什么2.1 从RTL到GDSII哪些环节真的被AI改写了要聊清楚稀缺能力得先搞清楚AI在芯片设计流程里到底介入到了哪一步。一颗数字芯片从想法到流片大致要经过这么几个阶段架构定义、RTL设计、功能验证、逻辑综合、布局布线、时序签核、物理验证、最后送交制造。这条链路非常长每一环都有大量的工具和人力投入。AI介入最深的地方其实是布局布线Place Route和逻辑综合的优化环节。原因很简单这些环节本质上是一个超大规模的组合优化问题。比如布局你要把几十万甚至上百万个标准单元放到一个芯片版图上同时满足时序、功耗、面积、拥塞等一堆约束。这个搜索空间大到什么程度打个比方就像让你在一个足球场上摆放上百万颗棋子每颗棋子的位置都会影响其他棋子的心情而且你还要让整个棋盘的效率最高。传统做法是靠启发式算法加人工调参而AI尤其是强化学习特别擅长在这种环境里做试错和搜索。但AI介入浅、甚至基本没介入的地方是架构定义和需求翻译。也就是说这颗芯片到底要干什么、性能指标怎么定、哪些功能必须硬件实现、哪些可以软件兜底这些最顶层的决策目前还是人在做。报告里提到的AI-native我理解更多是指流程原生地为AI设计、让AI在优化环节发挥主导作用而不是说AI能从零开始想出一颗芯片该长什么样。这里有个很容易被忽略的点优化问题的前提是目标函数已经定义好了。而芯片设计里最难的部分恰恰是定义这个目标函数。你说我要一颗低功耗的芯片这句话对AI来说毫无意义因为它不知道低是多少不知道功耗和性能怎么权衡不知道在什么场景下功耗最重要。把这些模糊的、充满 trade-off 的需求翻译成一组可量化、可验证的约束这才是人真正不可替代的地方。2.2 为什么能跑通和能流片之间隔着一条鸿沟我见过太多demo级别的AI设计案例跑出来的结果在仿真里漂亮得不行时序收敛、面积还小但一到物理验证阶段就原形毕露。原因在于AI优化时用的模型和真实物理世界之间存在巨大的简化误差。举个具体的例子。很多AI布局工具在优化时会用一个简化的拥塞模型来估算布线难度这个模型通常基于单元密度和引脚分布做统计预测。但真实的布线拥塞还跟金属层堆叠、通孔规则、电源网络、甚至制造工艺的偏差有关。AI在简化模型里找到的最优解放到真实规则下可能根本布不通或者布通之后时序崩了。这就是我说的第三个稀缺能力——为AI产出兜底做物理验证的能力。这个能力不是简单地跑一遍DRC/LVS工具而是要有能力判断AI给出的这个方案它的乐观到底来自哪里是模型简化带来的系统性偏差还是搜索过程中对某些约束的隐性放松只有把这个问题搞清楚你才能知道该在哪个环节加冗余、该在哪个环节收紧约束。我自己的经验是凡是AI参与优化的环节验证的强度都要比人工设计时更高而不是更低。因为人工设计时工程师的直觉里已经包含了大量物理约束的隐性知识他不太会给出一个物理上明显不合理的方案。但AI没有这种直觉它只认目标函数只要目标函数没覆盖到的约束它就可能去钻空子。所以AI原生流程里验证不是最后一道工序而是贯穿始终的、需要被重新设计的一环。3. 我的第一个不同看法稀缺的不是算力是翻译需求的人3.1 把我要低功耗翻译成可搜索的目标函数到底难在哪报告里花了很多篇幅讲算力、讲模型规模、讲训练数据这些当然重要但我觉得它们都不是瓶颈。算力可以堆模型可以调数据可以攒真正难的是把一句人话翻译成AI能优化的数学表达。我拿一个真实场景来拆解。假设产品团队说我们要做一颗面向边缘推理的芯片功耗要低但延迟不能太高成本要控制在某个范围内。这句话里有三个目标功耗、延迟、成本。问题来了功耗是动态功耗还是静态功耗峰值功耗还是平均功耗在什么工作负载下的功耗延迟是单次推理延迟还是吞吐延迟batch size 是多少最坏情况延迟还是平均延迟成本是die面积决定的还是封装、测试、良率综合决定的这些问题的答案不同最终优化出来的芯片可能完全不一样。而AI不会自己问这些问题它只会接受你给的目标函数然后开始搜索。如果你给的目标函数是错的AI会非常高效地给你一个错误的最优解。这比人工设计出错更可怕因为人工设计出错你还能从过程中看出端倪而AI给出的结果往往看起来很美直到你流片回来才发现方向就错了。所以我认为AI原生芯片设计里最稀缺的人是那种既懂芯片、又懂优化、还能跟产品团队对话的翻译者。他要能把模糊的商业需求拆解成一组层次分明、优先级清晰、可量化验证的技术指标然后再把这些指标转化成AI能理解的优化目标。这个角色目前在任何团队里都是极度稀缺的。3.2 一个可操作的需求翻译检查清单基于我自己的实践我总结了一个把需求翻译成优化目标的检查清单分享出来供参考。这个清单的核心思路是任何进入AI优化器的目标都必须能回答怎么测和和谁比这两个问题。维度必须回答的问题常见坑指标定义这个指标的精确定义是什么单位是什么把峰值和平均混为一谈测量条件在什么工作负载、什么温度电压下测量用理想条件测出来的数据做优化目标优先级多个目标冲突时谁让谁把所有目标设成同等权重导致优化器无所适从约束边界哪些是硬约束绝不能违反哪些是软约束可权衡把硬约束当软约束优化结果不可用验证方法优化完成后用什么方法验证这个指标达标验证方法和优化模型不一致结果对不上这张表看起来简单但我在实际项目里见过太多团队栽在上面。最常见的就是把硬约束和软约束搞混。比如时序在某些设计里是硬约束必须满足但在另一些设计里稍微差一点可以通过降频来兜底。如果你不把这个区分清楚就丢给AI它可能会为了优化面积而牺牲时序最后给你一个面积很小但根本跑不到目标频率的芯片。提示在把任何目标交给AI优化器之前先让团队里最懂这个指标的人写一段话说明这个指标怎么算达标。如果写不出来说明这个目标还没定义清楚不要急着开始优化。4. 我的第二个不同看法搜索空间不是越大越好定义好才是关键4.1 为什么给AI更大的搜索空间反而可能更糟现在有一种很流行的观点AI能力强是因为它能在巨大的搜索空间里找到人找不到的解。所以很多人做AI设计工具时倾向于把搜索空间开得越大越好觉得这样才充分发挥AI的优势。我的看法恰恰相反。在芯片设计这种物理约束极强的领域搜索空间开得太大往往意味着大量算力被浪费在物理上根本不可行的区域而且会让优化结果变得不可解释、不可复现。我举个自己的例子。早些年我参与过一个用遗传算法做电路参数优化的项目一开始我们把参数范围设得很宽觉得这样能找到更优的解。结果跑了好几天出来的方案确实在目标函数上比人工调的好一点但问题是这个方案对参数极其敏感稍微有一点工艺偏差性能就崩了。后来我们收窄了搜索范围把一些明显不合理的区域排除掉反而得到了更鲁棒、更容易复现的结果。这件事给我的教训是搜索空间的设计本身就是一种知识注入。你把哪些区域排除掉其实是在告诉AI这些地方物理上不靠谱。这种知识是资深工程师多年经验的结晶比让AI盲目搜索要宝贵得多。AI原生设计不是要把人的知识排除出去而是要把人的知识以更高效的方式注入进去。4.2 定义好的三个层次可行、可复现、可解释那怎么定义好我认为要分三个层次来看而且这三个层次是有优先级的。第一层是可行。这是底线方案必须满足所有硬约束物理上能实现能流片。很多AI优化的demo就卡在这一层仿真里可行物理上不可行。第二层是可复现。同一个输入多次运行应该得到相近的结果而且这个结果对工艺偏差、环境变化要有一定的鲁棒性。如果一个方案只在特定条件下最优稍微一变就崩那它在工程上价值有限。第三层是可解释。这一点最容易被忽略但在实际项目里极其重要。当AI给出一个方案时工程师需要能理解它为什么这么选。如果完全是个黑盒那一旦出问题排查成本会高到无法接受。而且不可解释的方案很难被复用、被改进每次都要从头再来。我见过一些团队为了追求目标函数上的极致表现牺牲了可复现性和可解释性结果方案在实验室里很漂亮一到量产就各种问题。在芯片这种一次流片成本极高的领域好的定义必须包含工程可行性而不只是数学上的最优。4.3 实操如何为AI优化器设计一个有边界的搜索空间具体怎么做我分享一套自己用过的方法分四步先用人工经验划出绝对不可行区。比如某些参数组合会导致电路无法工作这些区域直接排除不要浪费算力。再用历史数据划出高风险区。那些历史上出过问题、或者对工艺偏差敏感的区域标记出来让优化器在进入这些区域时格外谨慎或者直接加惩罚项。在剩余空间里按优先级分层搜索。先优化最重要的指标锁定之后再去优化次要指标而不是一上来就多目标一起上。对优化结果做敏感性分析。跑完之后扰动一下关键参数看看性能变化大不大。变化大的方案即使目标函数值更好也要慎重采用。这套方法的核心思想是不要指望AI在无边的空间里自己找到方向而是用人的知识给它画一张地图让它在有意义的区域里高效搜索。这比单纯堆算力要有效得多。5. 我的第三个不同看法验证不是收尾而是AI原生流程的第一性环节5.1 AI越强验证越要往死里做前面已经提到AI优化依赖简化模型而简化模型和真实物理之间有误差。这个误差在人工设计时工程师的直觉会帮你兜住一部分但在AI原生流程里没有人去兜所以验证必须做得更狠。我自己的做法是凡是AI参与生成的方案验证强度至少是人工方案的两倍。具体来说仿真用的模型要和优化用的模型不同源。如果优化用的是简化模型验证就要用更精确的模型甚至上SPICE级别的仿真。验证的corner要更全。人工设计可能跑几个典型corner就够了AI方案要把工艺、电压、温度的各种极端组合都跑一遍。要做对抗性验证。也就是主动去找AI方案的软肋看它在什么条件下会失效。这有点像安全领域的渗透测试目的是在流片前把问题挖出来。听起来很费时间确实费。但比起流片失败重来的成本这点验证时间根本不算什么。我见过太多团队为了赶进度验证做得不充分结果回来一堆bug反而更慢。5.2 一个真实的排查链路AI布局方案为什么在时序上崩了我来讲一个自己经历过的排查过程完整还原一下思路因为我觉得这种排查链路比结论更有价值。当时的情况是我们用一套AI布局工具生成了一个模块的布局方案工具报告说时序收敛得很好WNS最差负时序裕量是正的。但我们用另一套签核工具跑的时候发现时序崩了WNS是负的而且差得不少。排查第一步确认两套工具用的是不是同一套约束。结果发现AI工具用的时钟定义和签核工具用的不完全一致AI工具里少定义了几个生成时钟。这是第一个问题但补上之后时序还是对不上。排查第二步对比两套工具用的寄生参数提取方式。AI工具为了跑得快用的是估算的寄生参数签核工具用的是更精确的提取结果。把签核工具的寄生参数喂给AI工具重新评估时序确实变差了但还没到崩的程度。排查第三步检查布局本身有没有物理问题。这一查发现了关键AI布局在某些区域把单元堆得太密导致布线时不得不绕远路绕远路又引入了额外的延迟。AI工具在优化时用的拥塞模型没有准确预测到这一点因为它没有考虑某些金属层的实际可用性。最后怎么解决的我们在AI优化时把拥塞模型的权重调高并且手动限制了几个关键区域的单元密度上限。重新跑之后时序和签核工具对上了。这个案例说明什么AI方案的失败往往不是因为它算错了而是因为它算的时候用的世界模型和真实世界不一样。而发现这个差异靠的就是系统性的验证和排查。这个能力是AI原生流程里最稀缺、也最需要被重视的。5.3 把验证前移在优化循环里就嵌入物理检查基于这些教训我现在做AI设计流程时会坚持一个原则不要把物理验证放到最后而是把它嵌入到优化循环里。具体做法是在AI优化的每一轮迭代中都插入一个轻量级的物理检查。这个检查不需要像最终签核那么精确但必须能捕捉到那些方向性的错误。比如检查布局的单元密度分布有没有明显不合理的聚集。检查关键路径的布线长度估算有没有超出合理范围。检查电源网络的完整性有没有明显的压降风险。这些检查跑起来很快但能在早期就把那些物理上不靠谱的方案筛掉避免AI在错误的方向上越走越远。这比等到最后再发现问题效率高太多了。注意嵌入优化循环的物理检查精度可以低但覆盖面要广。宁可多报一些疑似问题也不要漏掉方向性错误。因为早期筛掉的成本远低于后期返工的成本。6. 如果让我搭一个AI原生芯片设计团队我会怎么配人聊完三个不同看法我想落到一个更实际的问题上如果现在要组建一个真正能跑通AI原生芯片设计的团队人应该怎么配我的答案可能和很多人想的不一样。我不会优先招AI算法专家我会优先招懂芯片的优化工程师和懂物理的验证工程师。原因很简单。AI算法本身现在开源工具和框架已经非常成熟一个合格的算法工程师很快就能上手。但懂芯片设计流程、知道每个环节的物理约束在哪里、能把工程直觉转化成优化约束的人才是真正稀缺的。这种人往往需要多年的一线设计经验不是短期能培养出来的。具体来说一个最小可用的团队应该包含这几类角色需求翻译者负责把产品需求拆解成技术指标和优化目标。这个人通常是有架构设计背景的资深工程师。优化工程师负责设计搜索空间、定义目标函数、调优AI优化器。这个人要既懂优化理论又懂芯片物理。验证工程师负责为AI产出兜底设计验证方案做对抗性测试。这个人要有丰富的签核和物理验证经验。工具链工程师负责把AI能力接进现有EDA流程处理数据格式、接口、自动化等问题。这四类人里需求翻译者和验证工程师是最难招的也是我认为最值得投入资源去培养的。AI算法专家可以外部合作但这两种人必须自己团队里有因为他们掌握的是隐性知识很难通过文档传递。7. 关于AI会不会取代芯片工程师我的真实体会最后说点个人感受。每次有AI设计芯片的新闻出来总有人问芯片工程师是不是要失业了。我自己的体会是AI取代的不是工程师而是工程师工作中那些重复的、可形式化的部分。它把工程师从繁琐的调参、试错中解放出来但同时也对工程师提出了更高的要求。以前一个工程师可能花80%的时间在跑工具、调参数20%的时间在思考架构和权衡。AI来了之后那80%的时间可能被压缩到20%但剩下的80%时间你要用来做AI做不了的事定义问题、翻译需求、设计验证、做工程判断。这些能力以前可能被繁琐的日常操作掩盖了现在会被放大。所以我的建议是如果你在做芯片设计不要焦虑AI会不会取代你而要问自己我有没有能力去做那些AI做不了的事如果你只会跑工具、只会按流程操作那确实危险。但如果你能定义问题、能判断方案好坏、能为结果兜底那AI对你来说是放大器不是替代者。我自己现在的工作方式已经变了很多。以前我大量时间花在手动调优上现在我把这些交给AI自己更多地去想这个优化目标定得对不对这个结果物理上靠不靠谱验证方案有没有漏洞。说实话这比单纯调参有意思多了也更有价值。这个方向后续还有很多可以展开的地方比如怎么把工艺知识注入到AI优化里、怎么设计人机协作的交互界面、怎么建立AI设计方案的评估标准。这些我都还在摸索有机会再单独写。如果你也在做类似的事情欢迎一起交流踩过的坑。