www.z-linear.com用户手册示波器章节有一段容易被忽略的说明示波器左侧采样率是指ADC的采样率如果是7606型号则8通道采样率相同如果是7689型号则为总的采样率单通道采样率等于总采样率除以通道数。同一界面同一个参数两张卡的含义完全不同。本文解析这个语义差异及其影响。一、手册原文解读1.1 两种语义型号架构采样率参数含义单通道实际速率DABL76068×ADC同步(AD7606)每通道采样率设定值DABL7689单ADC复用(MUX)总采样率设定值÷开启通道数1.2 数字对比设定采样率8000Hz, 开启8通道: 7606(同步): 每通道8000Hz → 总吞吐 8×800064000点/s 7689(复用): 总8000Hz → 每通道仅1000Hz → 相差8倍!二、对示波器观测的影响2.1 时间窗与细节差异结合4000点/帧机制4000点/帧, 8通道 → 每通道500点: 7606 8000Hz: 500点÷8000 62.5ms窗口 50Hz信号看到 ~3个周期 7689 8000Hz: 500点÷1000 500ms窗口 50Hz信号看到 25个周期,但每周期仅20点 同一设定值,同一界面 → 完全不同的物理观测!2.2 通道间时序关系7606(同步): 8通道同瞬间采样 → CH1和CH2的波形相位关系真实可信 ✓ 7689(复用): CH1在t, CH2在t1/8000s, CH8在t7/8000s → 通道间有固定错位(8通道时最大875μs) → 做相位/相关分析必须补偿 ✗复用卡的错位在高频下不可忽略10kHz信号周期100μsCH1与CH8错位875μs8.75个周期——相位信息完全失真。三、4000点共享的叠加效应3.1 双重除法陷阱76897689单通道有效点数与速率: 单通道点数 4000 ÷ 开启通道数 单通道速率 采样率 ÷ 开启通道数 → 单通道时间窗 (4000/CH)/(fs/CH) 4000/fs 有趣的结论: 时间窗只取决于采样率设定,与通道数无关! (点数和速率同除,相消) 但每周期采样点数(波形质量)随通道数增加而下降3.2 对比表场景7606建议7689建议单通道精细波形1通道高采样率1通道高采样率双通道相位对比直接开2通道补偿错位/降低要求8通道趋势全开,同步无错位全开,接受每通道降速功率分析(V×I)✅天然支持⚠需错位补偿四、哪些场景该换卡你的需求检查: □ 通道间相位/相关分析? → 必须7606(同步) □ 每通道都要高采样率? → 7606(同步,速率不摊薄) □ 只要单通道? → 两者等效(7689更经济) □ 双精度24位慢速精测? → 7689-E(±0.02%) □ 500KSPS以上? → DABM-D223(FPGA同步)五、界面操作注意结合手册5.1 修改采样率的正确姿势结合手册警告修改采样率等参数时需手动取消勾选自动读取否则参数无法修改还没来得及修改就被上传的通信信息覆盖。改采样率流程: ① 取消☑自动读取 ② 填新采样率 → 点写 ③ 重新勾选自动读取5.2 验证实际速率方法: 输入已知频率信号(如1kHz正弦) 读取一帧 → 数每周期点数 单通道实际速率 点数/周期 × 1kHz 7606预期: 与设定一致 7689预期: 设定值÷通道数六、深度对比为什么会有两种架构维度复用(7689)同步(7606)ADC数量1颗8颗(AD7606集成)成本低高通道扩展天然支持受ADC数限制一致性单ADC固有(免标定差)通道间需标定速率摊薄独立相位错位同步复用架构换来的是成本与通道一致性同步架构换来的是速率与相位。没有对错只有取舍——这正是ZLinear两条产品线并存的原因。七、常见问题问题解答7689波形比7606慢?正常——总速率摊薄到各通道7689能关通道提速吗?✓ 单通道时独享总速率相位补偿怎么做?已知错位通道序差×(1/总速率),FFT相位旋转补偿两卡同一固件?参数语义由固件解释,界面相同7689双精度模式?24位模式下速率另算(10Hz级)八、总结示波器采样率语义差异实现了要点内容7606语义设定值每通道速率(同步)7689语义设定值总速率(÷通道数)时间窗4000/采样率(与通道数无关)波形质量点数/周期随通道数下降相位7606可信;7689需补偿选型相位/速率→同步卡;成本→复用卡同一个采样率Hz输入框7606写的是每通道的承诺7689写的是全队的总账——这个界面之下的架构差异是选型与数据分析时最容易踩的认知坑。记住口诀同步卡看单兵复用卡看总账。下篇预告《晶闸管原理深度解析双晶体管模型与α₁α₂≥1》