1. 项目背景与核心价值去年接手了一个卫星地面站的项目客户要求我们开发一套能够实时监测射频信号调制度的系统。传统方案要么精度不够要么延迟太高最后我们决定用FPGA来实现这个功能。这套系统最终实现了对AM/FM信号的实时解调与调制度测量测量精度达到了0.1%处理延迟控制在5微秒以内。FPGA在这个场景下的优势非常明显首先是并行处理能力可以同时处理多路信号其次是确定性延迟这对实时系统至关重要最后是可重构性当信号制式变化时只需要更新配置而不用更换硬件。我们选用了Xilinx的Zynq-7000系列SoC因为它既有FPGA的灵活性又有ARM处理器的便利性。2. 系统架构设计2.1 整体方案设计整个系统采用射频直采架构ADC采样率设置为100MHz中频信号中心频率选择21.4MHz。信号处理链路分为三个主要模块数字下变频模块DDC解调与测量模块数据接口与显示模块// 顶层模块接口定义 module modulation_measurement ( input wire clk_100m, // 100MHz系统时钟 input wire [11:0] adc_data, // 12位ADC输入 output wire [15:0] mod_index, // 调制度测量结果 output wire mod_type // 调制类型指示 0AM 1FM );2.2 关键器件选型ADC选用了ADI的AD923512位分辨率采样率最高可达125MSPS。FPGA选用Xilinx Zynq-7020主要考虑因素包括逻辑资源足够实现多通道处理内置ARM处理器方便系统控制支持JESD204B接口与高速ADC对接时钟系统采用Si5344时钟发生器提供低抖动的采样时钟和系统时钟。这里有个经验时钟抖动要控制在200fs以内否则会影响测量精度。3. 核心算法实现3.1 数字下变频实现下变频采用经典的CORDIC算法将21.4MHz中频信号搬移到基带。关键参数设置NCO频率分辨率0.1HzCIC滤波器降采样率16FIR补偿滤波器阶数63// CORDIC NCO实现片段 always (posedge clk) begin phase_acc phase_acc freq_tuning_word; // 后续进行相位到正弦/余弦的转换 end注意CORDIC算法的迭代次数直接影响精度和资源消耗我们测试发现10次迭代在精度和资源占用上达到了最佳平衡。3.2 AM调制度测量AM调制度计算公式为m (A_max - A_min)/(A_max A_min)实现时采用峰值检测法使用滑动窗口检测信号包络在10个周期内统计最大最小值按公式计算调制度3.3 FM调制度测量FM调制度通过测量瞬时频率偏移来计算使用正交鉴频器获取瞬时相位相位差分得到瞬时频率统计最大频偏并除以调制信号频率// 鉴频器实现 wire signed [15:0] instantaneous_freq; assign instantaneous_freq (I_1*Q - Q_1*I) 10; // 简化计算4. 工程代码解析4.1 项目目录结构/modulation_measurement ├── /rtl - 核心Verilog代码 │ ├── ddc.v - 数字下变频 │ ├── am_demod.v - AM解调 │ ├── fm_demod.v - FM解调 ├── /ip - Xilinx IP核 │ ├── dds_compiler │ ├── fir_compiler ├── /sdk - ARM端软件 │ ├── main.c - 控制逻辑4.2 关键代码片段AM解调核心算法// AM包络检测 always (posedge clk) begin // 计算I/Q矢量和 envelope (I_in*I_in Q_in*Q_in) 12; // 滑动窗口峰值检测 if (envelope max_reg) max_reg envelope; else if (cnt 10d0) max_reg max_reg - (max_reg 4); end4.3 资源优化技巧使用DSP48E1块实现乘法运算共享FIR滤波器资源用于多通道采用时分复用处理多路信号合理使用Block RAM实现数据缓冲资源占用统计LUT: 23%FF: 18%DSP: 14%BRAM: 35%5. 实测结果与性能优化5.1 测试方案使用信号发生器产生标准AM/FM信号参数范围AM调制度10%-90%FM频偏±5kHz-±75kHz载波频率21.4MHz调制频率300Hz-3kHz5.2 测量误差分析调制类型设定值测量值误差AM 30%30.0%30.1%0.1%AM 80%80.0%79.8%-0.2%FM 50kHz50.0kHz49.7kHz-0.3kHz误差主要来源ADC量化噪声滤波器群延迟不均匀时钟抖动5.3 实时性优化通过以下措施将处理延迟从15μs降低到5μs优化流水线级数减少跨时钟域传输使用AXI Stream接口替代FIFO并行化峰值检测算法6. 常见问题与解决方案6.1 测量结果不稳定现象调制度测量值在小范围内波动 解决方法增加统计周期数优化滤波器截止频率检查时钟质量6.2 资源占用过高现象布局布线失败 优化方案使用资源共享指令降低非关键路径的流水线级数优化状态机编码方式6.3 跨时钟域问题现象偶发数据错误 解决方案添加足够的同步寄存器使用异步FIFO隔离时钟域添加时序约束7. 工程扩展与改进方向这套系统在实际部署后我们又做了几个方向的扩展多通道版本通过时分复用支持8路并行测量自动调制识别增加QPSK、GMSK等数字调制识别功能网络接口通过Ethernet上传测量数据一个实用的改进技巧在ARM端实现校准算法定期自动校正测量偏差。我们实测发现这样可以将长期稳定性提高40%以上。