USB 的物理层握手只做一件事双方确认对方在线上并谈妥速率和电气模式。通过之后主机才发 SOF再开始读描述符。枚举、VID/PID 都属于这一步之后的协议层。各代 USB 都是同一套四步只是用的线和信号不同。发现对方。 靠上拉、终端电阻或 CC 脚判断有没有设备。用低速、耐噪声的信号报能力。 USB 2.0 用 ChirpUSB 3.x 用 LFPS。训练高速接收机。 锁定极性、均衡和符号边界。进入空闲。 链路可以发包。接在哪根线上代际线发现对方能力宣告训练通过后的空闲USB 2.0 低速 / 全速 / 高速D / D− 一对1.5 kΩ 上拉线态高速再加 Chirp主机回应的 KJ 序列全速/低速是 J高速是 SE0USB 3.x 5 / 10 Gbps独立的 TX / RX 两对对方的接收终端LFPS 脉冲串TSEQ、TS1、TS2U0发 Idle 符号USB-CCC 脚Rp / RdCC 上的电流档和方向不在 CC 上做选定插接方向后再走上面两套USB-C 的 D / D− 不随正反插交换。超速对SSTX/SSRX会随方向交换所以要先看 CC再把超速开关拨到对应的两对线上。USB 2.0 握手与 CC 方向无关。USB 2.0主机在 D、D− 上各有 15 kΩ 下拉空线是 SE0。设备插入后全速和高速设备把 1.5 kΩ 上拉接到 D线变成 J 态。主机置CCS1、LS2。低速设备上拉在 D−线变成 K 态。主机去抖后驱动 SE0复位至少 10 ms。复位期间决定速率低速 连接时已是 K 态没有 Chirp。复位结束后以 1.5 Mbps 打开端口。全速 连接时是 J 态复位期间没有有效的设备 Chirp K或设备没有看到主机的 KJ 回应。复位结束后 D 上拉仍在以 12 Mbps 打开端口。高速 设备在复位中向 D− 发 Chirp K约 800 mV宽 1–7 ms。主机在 100 µs 内回应一串 40–60 µs 的 K、J。设备看到K-J-K-J-K-J后去掉 D 上拉两边接上 45 Ω 终端以 480 Mbps 结束复位。成功后主机发帧起始全速和低速每 1 ms 一个 SOF高速每 125 µs 一个 micro-SOF。端口寄存器应是PE1PSPD为对应速率。上一问里的 Chirp 时序就是这一段的高速分支。OT 板停在高速这一支J 态已经看到复位后PE仍为 0PSPD仍为 0。Chirp 没有把端口打开。USB 3.x超速不走 D / D−单独使用两对差分线5 Gbps 或 10 Gbps。状态机叫 LTSSM。从插上到可以发包经过这些状态。Rx.Detect。 发送端看接收端有没有 45–60 Ω 终端。有终端才认为对方的接收机在线上。Polling.LFPS。 双方发送低频脉冲串LFPS。一串大约 1 µs重复间隔大约 10 µs。这是超速上的“能力宣告”信号慢接收机还没有完成均衡也能认出来。Gen15 Gbps在这里对上脉冲后就进入训练。Gen210 Gbps还要用 SCD1、SCD2 声明自己支持 10 Gbps再用 LBPM 比较双方的最高公共能力对不上就退回 5 Gbps。Polling.RxEQ。 连续发送 TSEQ 有序集让接收均衡器收敛。Gen1 发送 65536 个。这一步同时开始判断差分对有没有接反。Polling.Active。 发送 TS1。接收方做位锁定、符号锁定、解扰同步双通道时还要消除通道之间的偏斜。Polling.Configuration。 发送 TS2里面带链路配置。双方都解出对方的 TS2 后训练结束。Polling.Idle。 改发 Idle 符号。双方都看到 Idle 后进入 U0。U0 才是工作态后面第一个包是链路命令再往后才是协议层的端口能力交换。LFPS 对不上时下游端口进入 SS.Inactive超速链路不起。设备若同时具备 USB 2.0主机就退回到 D / D− 上的那套复位和 Chirp。一个口上的实际顺序USB-C 口上这三套是先后叠在一起的不是三选一。CC 上的 Rp/Rd 确定谁是主机、插接方向以及 VBUS 电流档。VBUS 起来后USB 2.0 上拉和 USB 3.x 终端几乎同时出现。主机并行做两件事D / D− 上的复位与 Chirp超速对上的 Rx.Detect 与 LFPS。超速先到 U0就走超速USB 2.0 可以进入挂起。超速失败就留下 USB 2.0 的结果高速、全速或低速。这次的摄像头是 USB 2.0 高速设备只会走 D / D− 这条路径。CC 和 LTSSM 都不参与。OT 板上CCS1说明第 2 步的上拉已经成功失败发生在第 3 步的 Chirp。