1. 为什么6层板值得用Altium Designer 26认真做一遍6层板在很多人眼里是个尴尬的存在——比4层板贵不少又比8层板少两层好像高不成低不就。但实际做过的都知道6层板才是消费电子、工业控制、车载模块里最甜的那一档成本可控信号完整性够用布线空间宽裕EMC余量也留得住。问题在于很多人从2层、4层直接跳到6层脑子里还是“顶层走横线、底层走竖线”的老套路结果板子做出来能跑但一测辐射超标或者DDR跑不到标称频率回头改板就是两周起步。Altium Designer 26下面简称AD26在这个节点上是个很务实的选择。它的原理图捕获、PCB交互布局、层叠管理和规则引擎对6层板这种“需要认真对待但又不至于上Cadence全套”的场景匹配度很高。尤其是AD26在高速规则和差分对处理上的改进让中小团队不用额外买仿真工具也能把大部分问题在布线阶段就摁住。这篇文章面向的是已经会用AD画简单板子、但没系统做过6层板的工程师。我会从原理图规划一路讲到PCB收尾把层叠设计、规则设置、高速布线、铺铜和输出这些环节里真正会踩坑的地方拆开说。不是软件说明书是我自己从4层板过渡到6层板那段时间以及后来带新人时反复验证过的做法。2. 原理图阶段就要为6层板埋好伏笔2.1 元件属性与封装确认不能拖到PCB再补很多人画原理图时只关心电气连接对不对封装随便填一个想着到PCB再改。4层板这么干可能还能救6层板这么干基本等于给自己挖坑。因为6层板的层叠一旦定下来阻抗控制、过孔类型、器件摆放密度都跟封装强相关。你在原理图阶段封装填错到PCB发现某个连接器是通孔而层叠按全盲埋孔设计改起来就不是改一个焊盘的事。AD26里我习惯在原理图阶段就把每个元件的Footprint、Designator、Comment三列核对一遍。具体做法是打开SCH Inspector面板按封装类型排序把0402、0603、QFN、BGA、连接器分堆检查。特别是BGA器件封装名里通常带球间距比如BGA-256_0.8mm这个0.8mm直接决定你后面过孔选0.2mm还是0.25mm以及能不能走盘中孔。注意AD26的元器件属性面板默认可能只显示Simulation Generic这类通用字段你需要手动在Properties面板里把Footprint和Parameters展开。别嫌麻烦这一步省下来的时间后面PCB阶段会加倍还给你。2.2 网络命名与差分对规划要提前做6层板跑高速信号差分对是绕不开的。USB、HDMI、MIPI、以太网这些在原理图里如果网络名是D、D-这种随手写的到PCB再想批量创建差分对就很痛苦。我的习惯是在原理图阶段就用统一前缀比如USB_DP、USB_DM然后在AD26的PCB面板里用Create Differential Pair一键生成。具体操作在原理图里选中所有差分网络右键→Net Actions→Add Differential PairAD26会自动识别_P/_N或_DP/_DM后缀。如果命名不统一就得手动一个个配对几十对差分线能配到你怀疑人生。另外电源网络也要在原理图阶段分好类。6层板通常有一个完整地平面和一个电源平面但电源种类多的时候比如3.3V、1.8V、1.2V、5V一个电源层不够用需要把电源平面分割成多个区域。原理图里把不同电源网络用不同颜色标出来到PCB分割铜皮时心里有数。2.3 原理图分页与层次化设计6层板的元件数量通常在200到800之间原理图一页画完不现实。AD26支持层次化设计我一般按功能分页电源页、MCU页、接口页、射频页如果有、存储页。每页用Sheet Symbol连接顶层用Harness或Port对接。这样做的好处是PCB布局时可以按页为单位摆放同一功能模块的器件聚在一起减少跨页飞线。特别是去耦电容原理图上跟IC画在同一页PCB布局时就不会出现电容放在板子另一头的情况。实操心得AD26的Tools→Annotation→Annotate Schematics Quietly可以批量重编号但建议在分页完成后一次性做不要边画边编。否则后面加一个电阻编号全乱PCB里对应关系也跟着乱。3. 6层板层叠设计不是随便叠6层就行3.1 常见6层板层叠方案对比6层板的层叠顺序直接决定信号回流路径和阻抗控制难度。市面上常见的方案有三种我列个表对比一下层叠方案信号层分布优点缺点适用场景方案ASIG-GND-SIG-PWR-SIG-GND顶层、第3层、第5层走线每个信号层都有参考平面第5层参考第6层地回流路径长中低速数字板方案BSIG-GND-SIG-GND-PWR-SIG顶层、第3层、第6层走线第3层夹在两个地之间屏蔽好电源层在第5层去耦电容路径长高速数字板方案CSIG-GND-SIG-PWR-GND-SIG顶层、第3层、第6层走线第3层和第6层都有地参考电源层分割受限混合信号板我个人的选择是方案B也就是Top-GND-Signal-GND-Power-Bottom。理由很简单第3层信号夹在第2层和第4层两个地平面之间相当于一个屏蔽腔高速信号走这一层EMI天然就低。顶层和底层走低速信号和电源分配电源层在第5层虽然去耦电容到IC的路径稍长但6层板通常电源种类不多用顶层铜皮补一下就够了。AD26里设置层叠Design→Layer Stack Manager点Add Layer增加层数然后拖动调整顺序。注意Core和Prepreg的厚度要按板厂能力填不要自己拍脑袋。常见1.6mm板厚6层板的核心板厚度组合一般是0.2mm Core 0.2mm Prepreg 0.2mm Core 0.2mm Prepreg 0.2mm Core总厚度约1.6mm。具体数值要跟板厂确认不同板厂的半固化片型号不同介电常数Dk也有差异。3.2 阻抗控制与线宽计算6层板跑高速阻抗控制是硬指标。USB差分90Ω、HDMI差分100Ω、单端50Ω这些都要在层叠设置里算好线宽和间距。AD26的Layer Stack Manager自带阻抗计算器点Impedance标签输入目标阻抗它会反推线宽。但我要提醒一句AD26算出来的线宽是理论值实际生产时板厂会根据自己的工艺微调。我的做法是在Layer Stack Manager里算一个初始值然后在PCB规则里设置好线宽范围比如50Ω单端线宽设0.15mm到0.2mm差分对设0.15mm线宽/0.2mm间距。板厂如果反馈需要调整改规则里的数值就行不用重新画线。注意AD26的阻抗计算器默认用的是理想介电常数实际板材的Dk会随频率变化。比如FR-4在1GHz时Dk约4.3在5GHz时可能降到4.0。如果你的信号频率超过1GHz建议让板厂提供他们常用板材的Dk曲线或者直接用板厂的阻抗计算工具复核一遍。3.3 过孔类型与盘中孔取舍6层板的过孔选择比4层板多通孔、盲孔、埋孔。通孔最便宜但从顶层打到底层会在地平面上留下一个长 stub高速信号经过时会产生反射。盲孔和埋孔能缩短stub但价格翻倍。我的经验是6层板优先用通孔但BGA区域用盘中孔Via-in-Pad。盘中孔是把过孔直接打在焊盘上然后用树脂塞孔电镀填平。这样BGA焊盘上不需要额外引线出来打过孔节省空间也减少stub。AD26里设置盘中孔在Pad属性里勾选Via然后设置过孔尺寸。注意盘中孔的过孔直径通常比焊盘小比如0.5mm焊盘配0.2mm过孔。如果板厂不支持盘中孔退而求其次用盲孔从顶层打到第2层地stub长度只有0.2mm左右对信号影响很小。但盲孔需要激光钻孔成本比通孔高不少。下单前一定跟板厂确认工艺能力别画完了才发现做不了。4. PCB布局6层板的空间分配逻辑4.1 按功能分区别按器件大小摆6层板面积通常不大元件密度高布局阶段最忌讳“哪个器件大先放哪个”。我的做法是按信号流向分区电源区、数字区、模拟区、接口区、射频区如果有。每个区之间留出隔离带地平面在隔离带下方保持完整。具体到AD26操作先用Place→Line在Keep-Out层画出分区框然后按原理图分页把器件拖进来。AD26支持Cross Select Mode在原理图里选中一页的器件PCB里对应器件会高亮直接拖到对应区域就行。电源区通常放在板边方便连接器接入。数字区放MCU、DDR、Flash尽量靠近板子中心缩短到接口的走线长度。模拟区远离数字区如果板上有ADC或传感器模拟部分单独划一块下方地平面不要被数字信号割裂。4.2 去耦电容的摆放距离比数量重要去耦电容是6层板布局里最容易被忽视的细节。很多人按原理图放一堆0.1uF但放在IC旁边2cm远效果还不如放一个在焊盘边上。我的原则是每个电源引脚配一个0.1uF距离不超过2mm每两个电源引脚配一个1uF距离不超过5mm整板配2到3个10uF放在电源入口。AD26里可以用Tools→Component Placement→Arrange Within Rectangle快速把电容排到IC周围但自动排列往往不满足距离要求还是得手动微调。我习惯把IC的电源引脚和对应电容用高亮网络标出来然后一个个拖到位。实操心得AD26的PCB面板里可以按Net排序选中电源网络所有去耦电容会高亮。这时候用Ctrl鼠标滚轮缩放能快速检查每个电容到IC的距离。超过5mm的直接拖近。4.3 晶振与时钟线的布局禁忌晶振是6层板上最容易出问题的器件之一。布局时记住三条晶振下方不要走任何信号线晶振周围包地时钟线尽量短且不要换层。AD26里给晶振包地在晶振周围画一圈Polygon Pour网络选GND然后设置Pour Over All Same Net Objects。晶振下方的地平面要保持完整不要被其他信号割断。如果晶振是差分时钟比如LVDS差分对要严格等长误差控制在5mil以内。时钟线换层是大忌。每换一次层就多一个过孔多一个阻抗不连续点。如果实在要换层在过孔旁边放一个接地过孔给回流信号提供最短路径。AD26里可以用Place→Via放置过孔然后在过孔属性里勾选Testpoint方便后期测试。5. 高速布线规则让AD26帮你守住底线5.1 规则优先级与冲突处理AD26的规则引擎很强大但规则多了容易打架。比如你设了全局线宽0.2mm又设了电源网络线宽0.5mm如果优先级没排对电源线可能还是0.2mm。我的做法是全局规则放最下面特定网络规则放上面优先级从高到低排列。具体操作Design→Rules在Routing→Width里新建规则。第一条规则设All线宽0.2mm第二条规则设Net Class为Power线宽0.5mm第三条规则设Net为USB_DP线宽0.15mm。AD26会按优先级从上到下匹配匹配到第一条就不再往下找。注意AD26的规则优先级数字越小优先级越高。新建规则时默认插在最上面记得检查顺序。我见过有人把全局规则放最上面结果所有特殊规则都失效板子做出来电源线细得像头发丝。5.2 差分对布线等长比等距更重要差分对布线有两个指标等长和等距。很多人只关注等距觉得两根线平行走就行结果长度差了几百mil信号到达时间不一致共模抑制比直接崩掉。我的经验是等长误差控制在5mil以内等距误差控制在10%以内。AD26里差分对布线用Interactive Differential Pair Routing快捷键P→I。布线时按Tab调出属性面板可以实时看到两根线的长度差。如果差太多用Accordion蛇形走线补偿。AD26的蛇形走线工具在Route→Interactive Length Tuning选中要补偿的线段拖动滑块调整幅度和间距。差分对换层时两个过孔要对称放置并且旁边各加一个接地过孔。接地过孔到信号过孔的距离越近越好最好在1mm以内。AD26里可以复制过孔然后镜像放置保证对称。5.3 DDR布线的等长分组与拓扑DDR是6层板上最考验布线功力的部分。DDR3/DDR4的数据线、地址线、控制线都要等长但等长要求不同数据线组内等长误差±5mil地址线组内±10mil时钟线差分±2mil。AD26里用Net Class把DDR信号分组DDR_DATA、DDR_ADDR、DDR_CTRL、DDR_CLK。然后在Rules→High Speed→Length里给每个组设等长规则。布线时用Interactive Length Tuning逐个调整AD26会实时显示当前长度和目标长度的差值。拓扑结构上DDR3通常用Fly-by拓扑地址线和控制线从控制器出发依次经过每颗DDR颗粒末端用电阻端接。数据线用点对点拓扑每颗DDR的数据线单独从控制器拉出组内等长。AD26里可以用xSignals功能自动识别DDR拓扑然后批量设置等长规则。实操心得DDR布线最耗时间的是等长调整。我的做法是先粗布把所有线连通然后按组调整。AD26的PCB面板里可以按Net Class筛选选中一组线用Tools→Interactive Length Tuning批量调整。调整时注意蛇形走线的幅度不要太大一般不超过线宽的3倍否则会引起串扰。6. 铺铜与电源分割6层板的收尾功夫6.1 地平面铺铜的优先级6层板通常有两个地平面第2层和第4层。铺铜时第2层地平面优先铺第4层地平面其次。第2层地是高速信号的主要参考平面必须保持完整不要被电源分割或信号过孔割裂。第4层地可以适当分割给不同电源区域提供回流路径。AD26里铺铜Place→Polygon Pour网络选GND然后设置Pour Over All Same Net Objects和Remove Dead Copper。铺铜完成后用Tools→Polygon Pours→Repour All重新铺一遍确保没有孤岛。注意AD26的铺铜默认会避让所有不同网络的焊盘和走线但有时候避让间距太大导致铜皮和焊盘之间有空隙。可以在Rules→Manufacturing→Polygon Connect Style里设置连接方式焊盘用Thermal Relief过孔用Direct Connect。6.2 电源分割的宽度与间距电源平面分割时分割线宽度至少0.5mm不同电源区域之间的间距至少0.3mm。如果电源电流大比如5V/3A分割线宽度要按电流算1A约需0.5mm线宽1oz铜厚3A就是1.5mm。AD26里可以用Place→Line在电源层画分割线然后双击铜皮设置网络。电源分割的间距不够会导致爬电或短路特别是高压电源。如果板上有12V或24V间距至少0.5mm。AD26的Design→Rules→Clearance里可以设置不同网络之间的最小间距电源网络单独设一条规则。6.3 过孔缝合与屏蔽6层板的地平面上过孔缝合是降低EMI的有效手段。具体做法在地平面边缘、晶振周围、连接器周围、板边每隔5mm打一个接地过孔把顶层和底层的地连起来。AD26里可以用Tools→Via Stitching→Add Stitching to Net选择GND网络设置间距和过孔尺寸一键生成。屏蔽方面如果板上有射频模块或高速接口可以在模块周围画一圈接地过孔墙过孔间距小于信号最高频率波长的1/20。比如2.4GHz信号波长12.5cm1/20就是6.25mm过孔间距取5mm就够了。AD26里用Place→Via手动放置或者用Via Stitching批量生成。7. 输出与检查别在最后一步翻车7.1 DRC检查与常见报错处理AD26的DRCDesign Rule Check是最后一道防线。跑DRC之前先确认所有规则都设对了特别是线宽、间距、过孔尺寸。跑DRCTools→Design Rule Check勾选所有规则点Run Design Rule Check。常见报错及处理报错类型原因处理方法Clearance Violation走线间距小于规则值调整走线或放宽规则Width Violation线宽不符合规则检查规则优先级确认网络分类Un-Routed Net有网络未连通用PCB面板筛选未布线网络Short-Circuit不同网络短路检查铺铜是否覆盖了不同网络焊盘Hole Size Violation过孔尺寸超出板厂能力调整过孔尺寸或更换板厂实操心得DRC报错不要一次性全改先按类型排序改完一类再跑一次。AD26的DRC报告可以导出为HTML方便对照检查。我习惯把报告里的错误按网络分组同一个网络的错误一起改效率高很多。7.2 Gerber输出与OutJob配置Gerber输出是给板厂的最终文件。AD26里用File→Fabrication Outputs→Gerber Files设置单位英寸或毫米、格式2:4或2:5、层所有信号层、阻焊层、丝印层、钻孔层。输出前确认钻孔文件和Gerber的层对齐特别是盲埋孔层顺序不能错。OutJob是AD26里批量输出文档的工具。配置OutJobFile→New→Output Job File然后添加Gerber、NC Drill、Pick and Place、BOM等输出项。每个输出项可以设不同的配置比如Gerber用2:5格式钻孔用 Excellon 格式。配置好后点Generate所有文件一次性输出。注意AD26的OutJob默认可能不包含盲埋孔层需要在Gerber设置里手动勾选Drill Drawing和Drill Guide。如果板厂要求提供层叠图可以在OutJob里添加Layer Stack输出项。7.3 给板厂的说明文件怎么写Gerber文件之外我习惯附一份说明文件包含层叠结构、阻抗要求、过孔工艺、板厚、铜厚、表面处理。层叠结构用AD26的Layer Stack Manager导出PDF阻抗要求写清楚哪些线需要控制多少欧姆过孔工艺注明是通孔还是盲埋孔表面处理选沉金还是喷锡。这份说明文件能减少很多来回沟通。我遇到过板厂把6层板按4层板做层叠顺序搞反就是因为没给层叠图。也遇到过板厂把盲孔做成通孔因为说明文件里没写清楚。多花十分钟写说明省下的是两周的改板时间。8. 几个我踩过的坑和对应的解法第一个坑是层叠顺序搞反。有一次我把方案B的层叠写成了Top-GND-Power-Signal-GND-Bottom结果第3层信号参考第4层电源回流路径乱七八糟USB眼图直接闭合。后来改回Top-GND-Signal-GND-Power-Bottom眼图立刻打开。教训是层叠顺序在Layer Stack Manager里设好之后截图保存每次改板前核对一遍。第二个坑是差分对等长补偿过度。DDR时钟差分对要求±2mil我为了保险补偿到±1mil结果蛇形走线太密线间串扰把时钟信号干扰了。后来放宽到±3mil反而稳定。教训是等长不是越精确越好要留余量给工艺偏差同时注意蛇形走线的间距不要小于3倍线宽。第三个坑是铺铜后忘记Repour。改了几根线之后铜皮没有重新铺DRC跑出来一堆间距错误。AD26里改完线之后习惯性按T→G→ARepour All或者用Tools→Polygon Pours→Repour All。这个操作花不了几秒钟但能避免很多低级错误。第四个坑是OutJob输出漏层。有一次输出Gerber时忘了勾选Keep-Out Layer板厂做出来没有禁止布线区螺丝孔周围被铺铜覆盖装配时短路。后来在OutJob里把Keep-Out Layer加到输出列表每次输出前检查一遍层列表。9. 从6层板再往上走哪些习惯要保留6层板做熟了之后往8层、10层走是自然的事。但有些习惯在6层板上养成了到高层板会变成负担。比如6层板通常用通孔到8层板可能要用盲埋孔过孔类型变了规则也要跟着变。再比如6层板的电源分割相对简单到10层板可能有多个电源平面分割策略完全不同。我的建议是6层板上把层叠设计、阻抗控制、差分对布线、DDR等长、铺铜缝合这几个基本功练扎实。这些技能到高层板依然适用只是参数和复杂度变了。至于过孔类型、电源分割层数这些到高层板再学也不迟。AD26这个工具6层板用到的功能大概占它全部功能的60%。剩下40%是给高层板、刚柔结合板、射频板准备的。先把60%用熟比什么都学一点但都不精要强。我见过太多人AD用了好几年还在用自动布线器布DDR结果板子跑不起来就怪软件不行。工具是死的人是活的规则设对了手动布线比自动布线靠谱得多。最后分享一个我常用的检查清单每次投板前过一遍层叠顺序和板厂确认过阻抗线宽按板厂反馈调整过差分对等长误差在规则范围内DDR等长分组正确拓扑符合要求去耦电容距离IC不超过5mm晶振下方无信号线周围包地完整地平面过孔缝合间距小于5mmDRC零错误零警告Gerber和钻孔文件层对齐说明文件包含层叠、阻抗、工艺要求这个清单帮我省下了至少三次改板。你可以根据自己的项目增减但核心逻辑不变把问题留在设计阶段别留给板厂和调试台。