不少刚上手硬件的朋友第一次打开 Altium Designer第一件事就是搜一张 STM32F103C8T6 最小系统原理图照着抄。抄完能编译、能出 BOM、看起来也像模像样结果板子回来一上电晶振不起振、SWD 连不上、跑一会儿死机。问题往往不在芯片本身而在于最小系统这四个字被理解得太表面——以为把芯片、晶振、复位、排针摆上去就算完了。这篇内容就把 STM32F103C8T6 最小系统原理图的完整绘制过程拆开讲从工程怎么建、库怎么准备到 3.3V 供电、去耦、复位、晶振、BOOT 配置、SWD 下载口逐块落笔再到网络标号命名、ERC 报错怎么读、BOM 怎么核对最后把我自己返工过的几个坑完整复盘一遍。适合刚接触 Altium Designer 的在校学生、转行做硬件的工程师以及手上有一批 C8T6 想自己画块最小系统板练手的人。1. 先把最小系统翻译成电路STM32F103C8T6到底少什么就不能跑1.1 供电、复位、时钟、启动配置四根不能少的柱子STM32F103C8T6 的最小系统说白了就是让这颗芯片能够自己站起来跑起来所需要的最少外围。这四件事缺一件芯片要么不工作要么工作得不可靠。第一是供电。C8T6 是 2.0V3.6V 供电典型 3.3V。LQFP48 封装上有三组 VDD/VSSVDD_1/2/3、VSS_1/2/3外加独立的 VDDA/VSSA 给模拟部分供电还有一个 VBAT 给备份域供电。很多人只接了其中一两个 VDD 就上电芯片能跑但电流一大就复位这就是典型的接了一半供电。第二是复位。NRST 引脚内部有约 40kΩ 的上拉理论上不接也能工作。但裸奔的 NRST 在电机、继电器、开关电源旁边就是一根天线稍微有点干扰就复位。所以最小系统上通常要加一只 100nF 到地加一个复位按键再补一个 10kΩ 外部上拉。第三是时钟。C8T6 内部有 8MHz 的 HSI 和 40kHz 的 LSI所以严格意义上不接晶振也能跑。但内部 RC 的精度在全温区大概是 ±1% 到 ±3%做串口通信、USB、定时器精确定时都会出问题。最小系统一般在 PD0/PD1OSC_IN/OSC_OUT上挂一颗 8MHz 无源晶振PC14/PC15 上视需求挂 32.768kHz。第四是启动配置。BOOT0 决定芯片是从主 Flash 启动还是从系统存储器启动。正常运行时 BOOT0 必须为低所以要一只 10kΩ 下拉同时留一个跳线帽或者排针方便需要时拉高进串口下载模式。BOOT1 就是 PB2同样默认下拉。把这四件事画清楚最小系统的骨架其实就成型了。1.2 为什么C8T6的最小和F407、G474不是一回事同样是最小系统STM32F103C8T6 的画法和 STM32F407VGT6、STM32G474CBT6 差别不小主要是封装和电源域结构不同。F407VGT6 是 LQFP100电源引脚数量多得多VDD 有 5 组以上VDDA 还分了 VREF画的时候去耦电容就得摆十几只通常还要单独做一层地平面。G474 系列在模拟部分更讲究VDDA 和 VREF 的滤波要求更高有些型号还需要外部的 VREF 缓冲。而 C8T6 是 LQFP48、7×7mm 小封装总共就 3 组 VDD、1 组 VDDA、1 个 VBAT。这意味着去耦电容只需要 3 只 100nF每个 VDD 一只 1 只 4.7μF 或 10μF 的体电容VDDA 用一只 100nF 1μF前面可以串一个磁珠或 0Ω 电阻整个供电网络简单甚至不需要单独的电源层两层板搞定。我见过有人直接拿 F407 的原理图改一改就当 C8T6 用结果去耦电容多画了一半原理图上挂着五六个没连的电容ERC 一堆警告。画之前先想清楚是哪颗芯片能省掉很多无用功。1.3 画之前先定边界最小系统板 vs 核心板这一步很多人跳过但它直接决定原理图的复杂度。纯最小系统板只有芯片、供电、复位、晶振、BOOT 配置、SWD 下载口可能加一两个 LED。目标就是能跑起来、能下载、能验证代码。IO 全部引出排针其他一概不做。这种板子原理图一页就能画完元件数量在 30 个以内。核心板在最小系统基础上加 USB 转串口CH340 之类、LDO 稳压、Flash、EEPROM、按键矩阵、多个 LED、电源指示灯、用户按键。元件数量会翻到 6080 个原理图通常要分页。我的建议是第一次画就老老实实做纯最小系统板。因为最小系统的核心价值是验证芯片能不能正常工作多出来的东西只会增加出错概率。等这一版跑通了再在它的基础上叠加功能那时候你对每个模块的电流、时序、IO 分配都有底了加东西才不容易翻车。边界定完就可以打开 Altium Designer 了。2. 开画之前把Altium的工程和库先架稳2.1 工程文件怎么建、目录怎么分Altium Designer 的工程结构其实很简单但一开始不收好后面文件会乱成一锅粥。标准做法是File → New → Project → PCB Project保存为STM32F103C8T6_MinSys.PrjPcb。然后在工程上右键Add New to Project → Schematic得到一张空白的.SchDoc同样的方式添加一个.PcbDoc哪怕暂时不画 PCB 也先建好后面Design → Update PCB Document才有目标。目录我习惯这么分目录存放内容01_Project.PrjPcb工程文件本体02_Sch原理图.SchDoc分页的话按页命名03_PcbPCB 文件、层叠设置04_Lib自建的.SchLib/.PcbLib05_Datasheet芯片和器件的数据手册、封装尺寸图06_OutputGerber、BOM、坐标文件、PDF提示工程文件不要放在中文路径下也不要放在云同步盘的实时同步目录里。Altium 在编译和生成输出文件时会大量读写临时文件同步软件一插手就报 stream write error我踩过不止一次。2.2 自己画STM32F103C8T6的符号按端口分组而不是按引脚顺序这是整张原理图里最花时间、也最值得花时间的一步。官方和第三方库里都有现成的 STM32F103C8T6 符号但现成符号通常按物理引脚顺序排列1、2、3……48画出来的原理图就是一团线。真正好用的符号应该按端口分组左侧竖排VBAT、VDD_1/2/3、VDDA、VSS_1/2/3、VSSA、NRST、BOOT0、PD0-OSC_IN、PD1-OSC_OUT、PC14-OSC32_IN、PC15-OSC32_OUT右侧竖排PA0PA15、PB0PB15、PC13PC15按端口号顺序。画符号的流程新建File → New → Library → Schematic LibraryPlace → Rectangle画出矩形主体然后用Place → Pin放引脚。每根引脚要设四个关键字段Designator填物理引脚号必须和 LQFP48 一一对应填错就是灾难Name填功能名比如PA9/USART1_TX把复用功能也写上后面分配 IO 不用翻手册Electrical Type电源脚设Power复用双向脚设I/ONRST 设Input晶振脚设PassivePin Length统一设 200mil 或者 300mil长短不一致的原理图很难看。我个人的经验是一边对着数据手册的 pin definition 表格一边画画完立刻用Report或者直接数一遍引脚数48 根一根都不能少。这个符号建一次以后所有 C8T6 的板子都能复用非常划算。2.3 LQFP48封装从哪来IPC向导 vs 现成库符号画完下一步是封装。LQFP48 的封装网上到处都是但直接拿来用的风险在于不同来源的封装焊盘长度、宽度、间距的容差不同焊出来要么连锡要么立碑。我更推荐用 Altium 自带的IPC Compliant Footprint WizardTools → IPC Compliant Footprint Wizard。选Quad Flat Pack (LQFP)按数据手册填参数引脚数48本体尺寸7.0 × 7.0 mm引脚间距0.5 mm引脚宽度0.170.27 mm取中值 0.22引脚长度0.450.75 mm取中值 0.6引脚跨距8.759.25 mm取中值 9.0向导会自动按 IPC-7351 标准算出焊盘尺寸和阻焊开窗密度等级可以选Nominal常规或者Most最密适合手焊。这一步的参数一定要回数据手册核对一遍我第一次画的时候把跨距按 7×7 填了做出来的封装比芯片小了整整一圈只能重新打板。2.4 顺手把缓存和备份收拾干净Altium 的工程目录会随着编译次数增长堆出一堆History文件夹、Project Outputs for xxx文件夹和.PrjPcbStructure之类的中间文件。硬盘不紧张的时候无所谓但一旦出现编译异常、符号莫名更新不了多半就是缓存脏了。清理思路很简单关掉 Altium删掉工程目录下的History文件夹和Project Outputs for ...文件夹再打开工程重新编译Project → Compile PCB Project即可。另外在Preferences → Data Management → Backup里把自动备份数量从默认的 10 调到 23能显著减少目录膨胀。3. 一个模块一个模块落笔从3.3V到SWD接口3.1 3.3V供电网络与去耦电容的取舍供电网络是原理图里最容易被简化、也最容易出问题的地方。C8T6 的 VDD 有三组引脚 24、36、48每一组旁边必须配一只100nF 的陶瓷电容就近接地。这三只电容不是可选项很多廉价蓝色小板就是因为省了它们跑 ADC 或者跑大电流外设时出现莫名其妙的复位。此外再加一只4.7μF 或 10μF 的钽电容/MLCC作为整个 3.3V 网络的体电容放在供电入口附近。VDDA引脚 9要单独处理。推荐的做法是从 3.3V 经过一个磁珠或 0Ω 电阻再进 VDDA然后接一只 100nF 和一只 1μF 到 VSSA引脚 8。这样做的目的是把数字电路的开关噪声挡在模拟电源之外。如果你不打算用 ADC 和 DAC也可以直接把 VDDA 接到 3.3V但既然要多花两个元件不如一次做到位。VBAT引脚 1的处理容易忽略。不用纽扣电池的话必须把 VBAT 接到 3.3V不能悬空。悬空的时候备份域供电不稳定实测可能表现为 RTC 走时不准、掉电后唤醒异常。电源这块还有一个决策板上要不要放 LDO。如果输入就是 3.3V可以直接从排针进如果输入是 USB 5V 或者 5V 适配器就需要一颗 AMS1117-3.3 之类的稳压芯片。注意 AMS1117 的压降在 1.1V 左右5V 输入没问题但 3.7V 锂电池直接用就会掉到 2.6V 以下芯片直接欠压。所以电池方案要么换低压差 LDO要么升压后再稳。3.2 复位电路10k上拉、100nF和按键复位电路看起来是最简单的一段但细节不少。标准的接法是NRST引脚 7接一只10kΩ 上拉到 3.3V再并联一只100nF 到 GND然后接一个轻触按键到 GND。按下去的时候 NRST 被拉到地松开后靠 10k 上拉恢复100nF 起滤波和一定程度的按键消抖作用。有两个坑要提前说不要在 NRST 上挂大电容。有人为了更稳挂了 1μF 甚至 10μF结果 SWD 下载器在上电复位阶段还没等电容充到阈值就尝试握手直接连不上芯片。100nF 是个稳妥值。RESET 按键和 BOOT0 按键不要搞混。有些最小系统板上做了两个按键一个是复位一个用来拉高 BOOT0。原理图上这两个按键的网络名称一定要写清楚别都用KEY1、KEY2BOM 里根本分不出谁是谁。如果对复位可靠性要求更高可以在 NRST 前面加一个小的 RC 延时或者直接用一个带复位输出的电源监控芯片。但对手搭的最小系统来说10k 100nF 按键这三件套足够了。3.3 8MHz主晶振与32.768kHz RTC晶振的负载电容计算晶振部分的负载电容是最多人随手填 22pF的地方也是我最想强调的一段。晶振的负载电容公式是CL (C1 × C2) / (C1 C2) Cs其中Cs是 PCB 走线和引脚带来的杂散电容通常在 35pF。当 C1 C2 C 时公式简化为CL C/2 Cs所以C 2 × (CL - Cs)假设你选的 8MHz 晶振负载电容 CL 20pF杂散取 5pF那么 C 2 × 15 30pF。如果 CL 10pF那 C 10pF。现实中大多数小体积贴片晶振比如 3225 封装的 CL 是 8pF 或 10pF而不是很多人默认的 20pF。用 22pF 配一颗 CL 8pF 的晶振实际负载会被拉偏表现为频率偏高几十到几百 ppm串口通信偶尔误码、USB 直接枚举失败。32.768kHz 的晶振更敏感常见 CL 是 12.5pF 或 6pF对应电容大约 15pF 和 35pF。RTC 对频率精度要求高这里的电容最好不要靠猜用数据手册给的 CL 算一遍。另外两个细节负载电容选NPO/COG 材质的陶瓷电容。X7R 电容有压电效应容值随直流偏压变化用在晶振上会让频率漂移还可能有微音效应。晶振的两根走线尽量短包地下面不要走其他信号尤其是高速信号。3.4 BOOT0/BOOT1跳线帽比电阻更有用BOOT0 是引脚 44BOOT1 复用为 PB2引脚 20。正常从主 Flash 启动时两个都要为低。所以各接一只10kΩ 下拉到 GND。但这里我强烈建议在 BOOT0 的下拉电阻旁边再并一个 2.54mm 排针或者跳线焊盘到 3.3V。原因很实际——万一程序把 SWD 引脚重映射了、或者运行中进了低功耗模式导致下载器连不上你还可以把 BOOT0 拉高进系统存储器模式用串口 ISP 方式擦掉程序。这个小设计成本几乎为零但救过我至少两次。BOOT1PB2一般只做下拉就够了因为 STM32F1 的启动模式选择表里从系统存储器启动只要求 BOOT0 1BOOT1 的值影响的是 SRAM 启动那一档实际用得少。3.5 SWD下载口与连不上的预防设计SWD 两根线SWDIO PA13SWCLK PA14默认功能无需重映射。接口形式我通常用一个 4 针 2.54mm 排针或者 1.27mm 的 4P 座子排列是引脚信号13.3V2SWDIOPA133GND4SWCLKPA145可选NRST把 3.3V 引出来是为了让下载器能检测目标板电压很多下载器DAPLink、ST-Link 的某些版本拿不到目标电压就不输出信号。NRST 那根可选但很值如果程序把 SWD 引脚做了复用或者进了低功耗下载器可以用复位下连接模式通过 NRST 把芯片拉住再抢在程序运行前连上。所以我一般把 5 根都引出来。还有一个细节SWDIO 上可以预留一只 10kΩ 上拉。这是 ST 官方推荐过的做法能提高下载器识别到目标时的稳定性尤其是目标板刚上电、电压还在爬升的瞬间。3.6 LED、按键和预留排针别把IO浪费掉最小系统上一般放两三个 LED电源指示灯直接接在 3.3V 上串一只 1kΩ 电阻到 GND不需要占用 IO状态灯接在某个空闲 IO 上比如 PA1 或者 PB0串 1kΩ 到 GNDPC13 上的 LED很多人喜欢用 PC13因为它就在 VBAT 旁边、布线方便。但 PC13 的驱动能力很弱官方给的灌电流上限大概是 3mA限流电阻要用 1kΩ 甚至更大否则亮度明显不足。我的建议是能不用 PC13 就别用留它去做 RTC 相关的事。排针把剩余的 IO 全部引出按端口分成几组每组配一根 3.3V 和一根 GND。这里有个实用技巧在原理图上给排针的每一路都标上网标Net Label比如PA0、PA1、PB6不要用PIN1、PIN2这种无意义的名字。这样 PCB 布线时网络名一眼就知道连到哪调试的时候也方便对照。4. 网络标号、电源端口与ERC让图纸自己说话4.1 网络命名的规矩NRST、BOOT0、SWDIO怎么起名原理图能不能被自己和别人看懂八成取决于网络命名。我的一套命名规矩是这样的电源网络统一用 Power Port3V3、GND不要用 Net Label 去写VCC、VDD、3.3V混着来。多个名字指向同一个网络Altium 会报 Net has multiple names 警告而且一旦有人手动改了名字网络就被割裂了。功能信号用NRST、BOOT0、SWDIO、SWCLK、OSC_IN、OSC_OUT全大写简短明确。IO 网络直接叫PA0PA15、PB0PB15、PC13PC15。不要起LED1、KEY1这种名字因为一旦 IO 复用就全乱了。LED 的网络名应该是LED1接在PA1上的那段线用 Net LabelLED1而排针那一段用PA1中间靠芯片的引脚名做区分。模拟网络VDDA、VSSA跟数字的3V3、GND区分开。同一个网络在整张图上只能用同一个名字这是底线。4.2 电源端口和GND符号统一最常见的低级翻车点电源端口Power Port这块我见过最离谱的一次是同事的图上同时存在GND、GND1、GNDA、AGND四种地符号然后他以为它们自动连在一起——实际上GND1和GND是两个独立网络PCB 上根本不连通整块板子一半没接地。正确做法是用Place → Power Port样式选Bar或Circle网络名填GND如果确实需要分割模拟地和数字地那就在原理图上明确标出GND和AGND并在 PCB 上用 0Ω 电阻或磁珠在单点连接同时原理图上画上那颗 0Ω 电阻。不要用两个名字表示同一个地这种偷懒写法。每根电源端口的网络名要和对应的 PCB 网络一致再检查一遍有没有拼写错误比如3V3写成3v3大写 V 和小写 v 在 Altium 里是两个网络。4.3 ERC报错逐条对照哪些必须改、哪些可以忍Project → Compile PCB Project之后Messages面板会列出所有警告和错误。常见的几类报错信息含义我的处理方式Net xxx has only one pin某个网络只连了一个引脚必须查多数是真漏连少数是排针未用脚Net xxx has multiple names同一网络出现多个名字必须改统一成一个Power object GND has been renamed电源端口被改过名必须改回到统一命名Component U1 has unused pins有引脚没接视情况未用 IO 可以引出排针后忽略Duplicate Component Designator位号重复必须改跑一次Tools → Annotate Schematics QuietlyOff-grid pin引脚不在栅格上建议改吸收不了会造成连线错位我的习惯是only one pin 和 multiple names 这两类一条都不能留其余按情况判断。另外未使用的 IO 不要真的悬空在原理图上把它们的引脚电气类型设成Passive或者画一个小小的No ERC标记避免报错淹没了真正的问题。4.4 BOM与网表导出前的三遍检查在Design → Update PCB Document之前我会做三遍检查第一遍对元件位号Tools → Annotate Schematics Quietly让所有位号连续没有R?、C?、U?这种未分配状态。位号不连续会导致 BOM 里出现重复行。第二遍对元件注释和封装打开Reports → Bill of Materials逐个看Comment和Footprint两列。Comment必须是可读的规格比如100nF 50V X7R 0603不能是空的或者Cap。封装必须是实际要用的那个比如C0603、R0603、LQFP48_L7.0-W7.0-P0.5。BOM 里封装是空的采购和贴片都没法做。第三遍对关键网络在原理图上用Navigator面板选中GND、3V3、NRST、SWDIO、SWCLK这几个网络逐个高亮看一眼确认没有断点。5. 画完才发现的那几个坑一次真实的返工复盘5.1 PA15、PB3、PB4默认是JTAG不是普通IO第一版板子我准备把 PA15 拿去做一个普通输出控 LED原理图上老老实实从芯片引脚拉出来接到 LED 上一切看起来完美。上电以后 LED 完全不亮代码里配置 GPIO 也没报错。排查了半天才反应过来STM32F1 默认启用 JTAG 功能PA15 JTDIPB3 JTDOPB4 NJTRST这三个引脚默认不是普通 GPIO。要当 GPIO 用必须在代码里关闭 JTAG保留 SWD或者做引脚重映射。同样的坑还有 PA13/PA14那两个默认是 SWD随便改成 GPIO 会导致再也连不上下载器。所以现在我的原理图上PA15、PB3、PB4这三个引脚的名字后面都会加个括号备注比如PA15 (JTDI)画图的时候自己心里有数固件那边也不会随手拿去用。5.2 PC13驱动LED限流电阻选小了会亮度不足前面提过一次这里展开说。第二版板子我用 PC13 接了一颗 LED 到 GND串了 330Ω 电阻。按 VDD 3.3V、VF 2V 算电流大约 4mA理论上正常。但实测亮度明显比另一颗挂在 PB0 上的 LED 暗一截。原因是 PC13 属于备份域供电的 IO输出能力受限官方数据手册里明确写了它的灌电流/拉电流限值比其他 IO 小。解决方法要么把电阻加大到 1kΩ 接受较低亮度要么直接把 LED 换到 PB0、PA1 这类普通 IO 上。我现在的原则是PC13、PC14、PC15 尽量只做低频、低功耗用途比如接一个 32.768kHz 晶振或者做唤醒信号不驱动任何负载。5.3 位置号重复、注释为空导致的BOM灾难这是我见过最贵的一次翻车出在别人身上但教训值得记。原理图上因为复制粘贴出现了两个C1。Altium 编译时只报了个不显眼的Duplicate Component Designator警告被淹在几十条警告里漏了过去。PCB 生成后丝印上也是两个C1贴片厂按位号贴其中一颗贴错位置板子回来 3.3V 对地短路。一整批 50 块板全部报废。从那以后我给自己定了硬规矩出 BOM 之前先在Messages面板里过滤只看 Error把位号重复这类问题清零BOM 里每一行的Comment必须写全规格不能留空BOM 导出后按位号排序肉眼扫一遍有没有跳号或重复。5.4 VBAT悬空、VDDA不滤波测试阶段的玄学死机第三版板子测试的时候出现过一种很讨厌的现象程序跑一段时间后偶尔复位而且复位时间不固定有时候半小时一次有时候一整天不出。换了电源、换了下载器、换了晶振都一样。最后用示波器抓 VDDA 才发现VDDA 上没有加任何滤波电容直接从 3.3V 拉过去纹波比 VDD 大好几倍。补上 100nF 1μF 之后问题消失。另外那一版 VBAT 是悬空的RTC 相关的代码行为也不正常。这两件事都属于能跑但不保证跑得稳的典型问题。原理图上看起来没问题ERC 也不报错但硬件设计上就是缺了关键一环。6. 从原理图往下一站走给PCB和固件留的接口6.1 封装分配核对引脚1在哪儿原理图画完Design → Update PCB Document之前一定要把封装的引脚 1 方向确认清楚。LQFP48 的引脚 1 通常有一个圆点或者倒角标记。在 Altium 的 PcbLib 里Place → Text加一个 1 字样或者用Top Overlay层画一个小圆点做标记。如果封装里没有这个标记PCB 焊接的时候很容易装反 90° 或者 180°那整块板就废了。另一个容易忽略的点是封装的极性标记是否和丝印一致。有些库里封装把 1 脚放在左上角丝印却印在右下角这种不一致在贴片厂的 AOI 检查里会被当成不良品。6.2 为PCB阶段预留的规则与测试点原理图阶段就可以开始为 PCB 做铺垫测试点在 3.3V、GND、NRST、SWDIO、SWCLK 这几条关键网络上各放一个 1mm 的圆形测试点用一个单独的测试点元件Comment 写TPPCB 上留出焊盘方便探针接触。网络类Net Class可以在原理图里用 Parameter Set 给电源网络打上标记PCB 阶段按类设置线宽。比如把3V3、GND放进Power类线宽设 0.5mm信号类设 0.25mm。差分对如果板上要跑 USB把 PC 上的USB_DP、USB_DM提前定义好命名规则PCB 阶段好设置差分对规则。这些操作在原理图上花几分钟能省掉 PCB 阶段大量的手工设置。6.3 和CubeMX配置对表引脚分配不能各说各话硬件和固件最容易脱节的地方就是引脚分配。画完原理图之后我一般会拿一张纸或者直接在 CubMX 里把每个用到的 IO 列出来引脚原理图用途CubeMX 配置是否一致PA9USART1_TXUSART1_TX一致PA10USART1_RXUSART1_RX一致PA13SWDIOSYS_JTMS-SWDIO一致PA14SWCLKSYS_JTCK-SWCLK一致PC13LEDGPIO_Output一致任何一行不一致都要回头改。我见过因为原理图上把 LED 画在 PA1、固件里却配置成 PA0导致调试时灯不亮查了一下午的情况。硬件和固件两边各留一份引脚分配文档是最省事的做法。6.4 国产替代品的画图差异现在很多项目会考虑用国产的 STM32F103C8T6 兼容型号封装和引脚定义基本可以做到一一对应原理图层面往往可以直接替换。但画图的时候有两件事要注意第一晶振负载电容的推荐值可能不同。有些兼容芯片内部的振荡器驱动强度设计得更保守用同样的 22pF 可能起振慢甚至不起振需要按它的数据手册重新确认 HSE 的推荐匹配电容。第二复位引脚的外部上拉和内部门限可能有细微差别。建议在 NRST 上保留 10kΩ 外部上拉和 100nF这个组合对绝大多数型号都是安全值。第三去耦电容的数量和容量建议按较严格的那一份数据手册来。宁可多放一只 100nF也不要因为省料导致量产阶段出现批次性问题。原理图阶段把这些差异性考虑进去后面切换物料的时候就不需要重新打板改改 BOM 就能换。我个人的体会是最小系统原理图看起来简单但它其实是一块板子的地基——地基里埋了什么、漏了什么只有板子跑起来一段时间之后才会告诉你。第一次画的时候老老实实按数据手册逐项核对把去耦、复位、晶振、BOOT 这四块做扎实后面不管是加功能还是换物料心里都会有底。