1. 这不是软件说明书而是一份“能直接上手画出可打样PCB”的实战笔记我用立创EDA专业版完成过37个真实项目——从温湿度传感器模块、USB-C电源管理板到带PLL锁相环的STM32F103C8T6最小系统含SW6206原厂方案级电源树再到需要星型接地处理的罗氏线圈信号调理电路。这些板子全部在嘉立创完成免费打样其中21块一次通过没有改版。这不是理论推演是每天坐在工位上、反复点击鼠标、调整布线规则、核对封装引脚、导出Gerber前反复检查DRC报错后沉淀下来的实操路径。核心关键词就五个立创EDA、PCB设计、原理图、打样、Gerber——它们不是孤立概念而是环环相扣的动作链。比如“原理图”不是画完连线就结束它必须承载器件选型依据如SW6206的输入电容ESR要求、电源路径规划PLL供电需独立滤波、接地策略标注星型接地点明确标出“Gerber”也不是导出几个文件就完事它本质是制造厂的“施工图纸”每层文件对应铜箔蚀刻、阻焊开窗、丝印印刷的真实物理工序一个坐标偏移0.1mm可能让贴片机把0402电阻贴到焊盘外侧。适合谁看三类人最受益零基础新手没碰过Altium Designer、KiCad甚至不知道“铺铜”和“覆铜”区别但想做出一块能通电的PCBAD/KiCad转岗者熟悉传统EDA操作逻辑但被立创EDA专业版的云端协同、实时DRC、智能封装匹配搞懵尤其卡在“怎么导出嘉立创认可的Gerber”这一步硬件工程师需要快速验证新方案比如用XC800单片机做简易PLC不想花两天配环境装库要的是“打开即用导出即打样”的确定性流程。下面所有内容都基于嘉立创官网最新V2024.06.01专业版客户端非网页版所有截图逻辑、参数设置、错误提示均来自真实操作记录。不讲“理论上可以”只说“我点哪里、输什么、为什么这么填”。2. 为什么必须用“专业版”——绕不开的三个硬约束很多人问“网页版不能画PCB吗”能但仅限于教学演示。真正做项目专业版是唯一选择原因不在功能多寡而在制造端的硬性适配。我拆解三个无法妥协的约束点2.1 嘉立创打样系统的“数据协议”绑定嘉立创的SMT贴片产线和PCB蚀刻设备其上游MES系统制造执行系统只认立创EDA专业版生成的工程包结构。这个包里包含project.json记录所有器件的精确封装ID如“SOT-23-6_2.9x1.6mm_Pitch0.95mm”而非简单名称“SOT23-6”bom.csv字段严格按嘉立创BOM模板含“嘉立创料号”“替代料号”“采购链接”三列网页版导出的BOM缺“嘉立创料号”字段上传后直接报错gerber/目录下文件命名规范GTL.GTL顶层线路、GTS.GTS顶层丝印、GTO.GTO顶层阻焊等专业版自动按此规则生成网页版需手动重命名极易出错。提示曾有同事用网页版画完STM32F103C8T6最小系统导出Gerber后上传嘉立创系统提示“未检测到GTL.GTL文件”实际文件是TopLayer.gbr——这是网页版默认命名专业版则强制标准化。2.2 星型接地与高频信号的“物理约束校验”像PLL锁相环电路、罗氏线圈这类对地平面完整性敏感的设计专业版提供独有的“接地网络分析”功能。它不只是检查是否连通而是模拟电流回流路径在原理图中给GND网络添加“星型接地”属性右键GND网络→属性→接地类型→星型PCB布线时软件自动高亮显示所有连接到该星型点的走线并在DRC中警告“非星型分支长度3mm”对比KiCad需手动添加过孔、绘制polygon并设置不同net且无实时路径分析Altium Designer虽有类似功能但需购买高级许可而立创EDA专业版免费开放。实测案例用XC800设计4-20mA变送器时因电流环路需严格单点接地专业版DRC直接标出运放反馈电阻到GND的走线偏离星型点1.2mm修正后EMI测试降低12dB。2.3 免费打样的“工程级交付物”门槛嘉立创免费打样10片PCB2片SMT要求提交的工程必须包含完整的原理图含所有器件参数标注如DHT11的上拉电阻值PCB文件含叠层定义、阻抗线宽计算Gerber文件含钻孔文件TXT.TXTBOM表含嘉立创料号位号图Placement file。专业版一键生成全部交付物点击“工程→导出→嘉立创打样包”自动打包为ZIP内含上述5类文件。网页版只能分项导出且位号图需额外插件生成新手极易漏传。3. 从空白页面到可打样PCB四步闭环工作流整个流程不是线性推进而是“原理图→PCB→DRC→打样包”四步闭环。每步失败都需退回前序环节而非强行推进。我按真实操作顺序拆解重点标注每个环节的“致命陷阱”。3.1 原理图阶段别只画连线先建“制造思维”原理图不是电路逻辑的草稿而是制造指令的源头。新手常犯的错误是画完连线就切PCB结果在布线时发现封装引脚错位、电源路径缺失。我的做法是第一步创建工程时锁定关键参数工程名必须含版本号如STM32F103C8T6_V1.2避免后续混淆在“工程设置→设计规则”中预设最小线宽0.2mm嘉立创免费打样最低支持最小间距0.2mm过孔尺寸内径0.3mm/外径0.6mm标准工艺这些参数会同步到PCB层避免后期修改引发DRC风暴。第二步器件选型即制造选型不直接搜“STM32F103C8T6”而搜“STM32F103C8T6 嘉立创料号”选中后查看封装是否为LQFP48_7x7mm_Pitch0.5mm确认非山寨封装是否标注“嘉立创现货”避免下单后缺货BOM中“替代料号”栏是否有STMicroelectronics原厂型号确保一致性。注意SW6206原厂方案中其输入电容要求X7R材质、1206封装、ESR15mΩ。若在立创库中选错成Y5V材质原理图虽能画通但PCB打样后电源纹波超标必须返工。第三步接地与电源网络的“显式标注”所有GND网络必须右键→属性→设置“接地类型”普通/星型/数字/模拟电源网络如VCC_3V3需标注电压值双击网络→属性→电压3.3V软件据此在PCB中自动分配铜箔宽度3.3V/1A线路默认20milPLL锁相环的AVDD_PLL网络单独建立不与数字VCC混用并添加去耦电容符号C104且标注“靠近芯片放置”。第四步DRC预检——原理图阶段的最后一次拦截点击“工具→原理图DRC”重点检查“未连接引脚”如STM32的BOOT0引脚未接上拉电阻“重复网络名”两个不同电源网络误标同名如VCC和VDD都叫VCC“器件缺失封装”原理图中用了器件但未关联PCB封装立创库中部分国产芯片需手动指定封装。实测心得一次ILI2511 IIC应用电路DRC报“SDA网络悬空”查出是IIC上拉电阻未连接到VCC而非器件问题。早发现早修正比PCB布线后返工省3小时。3.2 PCB布局阶段空间即逻辑位置定成败PCB不是原理图的二维投影而是三维物理空间的映射。布局阶段的核心任务是把电气关系转化为物理约束。第一步导入原理图后的“强制重排”点击“设计→从原理图更新PCB”软件自动生成器件摆放。但此时必须执行全选所有器件CtrlA→右键→“分散排列”消除初始堆叠拖动关键器件到预设区域STM32F103C8T6置于板中心便于布线辐射SW6206电源芯片紧邻其VDD/VSS引脚缩短电源路径晶振8MHz远离大电流走线如电机驱动TB6612输出线距离≥10mmDHT11传感器置于板边且预留3mm无铜区避免焊接热影响。第二步星型接地的物理实现在PCB空白处放置一个0805封装的0Ω电阻嘉立创料号R0805_0R命名为GND_STAR所有模拟地如罗氏线圈信号地、数字地STM32 GND、电源地SW6206 GND必须通过≤2mm的短线连接至此电阻禁止用大面积铜箔直接连通——这会形成天线效应。专业版的“接地网络分析”会实时显示各路径长度超限即标红。第三步高频信号的“拓扑优先”原则对PLL锁相环的CLK_OUT输出线长度控制在≤30mm避免谐振走线全程包地两侧加GND铜皮间距≤0.3mm禁止直角拐弯必须用45°或圆弧右键走线→属性→拐角模式→圆弧。对比案例WS2812B控制线若用直角走线实测在1MHz频率下出现信号边沿抖动改为圆弧后消失。第四步散热与机械的“双重校验”SW6206底部需铺铜散热但铜皮必须与GND网络隔离设置为“独立铜皮”不连接任何网络板边预留3mm工艺边禁布器件和走线嘉立创V-cut分板需此区域安装孔Φ3.2mm位置避开所有走线且孔边缘距最近铜箔≥0.5mm。3.3 PCB布线阶段规则驱动而非手感驱动新手总想“凭经验走线”但专业版的布线本质是规则引擎的执行。我的布线流程如下第一步设置布线规则Rule Set进入“设计→规则设置”配置Width规则Default0.25mm信号线Power0.5mmVCC_3V3承载1A电流HighSpeed0.2mmPLL时钟线控制阻抗Clearance规则Default0.2mmPower-to-Signal0.3mm防止电源噪声耦合Via规则Default内径0.3mm/外径0.6mmPower内径0.4mm/外径0.8mm降低过孔阻抗。实操心得AD用户常困惑“为何立创EDA不显示线宽数值”其实它已集成到规则中——选中走线右键→属性→“宽度”字段不可编辑因受规则约束。强行修改会触发DRC报错。第二步交互式布线Interactive Routing按W键启动布线左键点击起点移动鼠标时软件实时显示当前走线宽度根据网络自动匹配规则与邻近网络的距离绿色安全红色违规过孔数量预估长距离走线自动建议添加过孔。关键技巧按ShiftR切换“推挤模式”Push布线时自动推开已有走线按ShiftO开启“环绕模式”Hug绕过障碍物时自动贴合对PLL时钟线启用“差分对”模式即使单端也开启确保等长控制。第三步铺铜Polygon Pour的精准控制绘制GND铜皮时右键→属性→设置NetGNDIsland Removal勾选删除孤岛铜皮Thermal Relief勾选连接过孔时留散热间隙Pour Over Same Net勾选覆盖同网络走线增强载流重点罗氏线圈信号地铜皮必须与数字GND铜皮物理隔离中间留2mm缝隙并用0Ω电阻桥接。第四步DRC终极检查——布线后的生死线点击“工具→PCB DRC”必须清零所有错误Un-Routed未布线网络如STM32的NRST未连Short-Circuit短路常见于过孔与焊盘重叠Width线宽不足如VCC线误用0.2mmClearance间距不足如时钟线距电源线仅0.15mm。实测陷阱一次DDR4原理图转PCBDRC报Clearance错误查出是内存芯片的DQ0-DQ7组与VDDQ电源线间距仅0.18mm嘉立创要求≥0.2mm必须加宽电源线或调整走线。3.4 打样包生成阶段交付物即产品说明书导出不是终点而是制造指令的最终确认。专业版的“嘉立创打样包”包含5类文件每类都有不可妥协的细节第一步Gerber文件——制造厂的“语言”点击“文件→导出→Gerber文件”设置UnitsMillimeters嘉立创强制要求英寸会导致坐标偏移Format2:5精度2位整数5位小数匹配嘉立创CAM系统Layers勾选全部必要层Top Layer→GTL.GTLBottom Layer→GBL.GBLTop Silkscreen→GTS.GTSBottom Silkscreen→GBS.GBSTop Solder Mask→GTO.GTOBottom Solder Mask→GBO.GBODrill Drawing→TXT.TXT钻孔文件含所有过孔和安装孔。注意AD用户常导出PTH镀通孔和NPTH非镀通孔分开文件但嘉立创只要一个TXT.TXT专业版自动合并。第二步BOM表——采购员的“购物清单”点击“文件→导出→BOM表”选择“嘉立创BOM模板”检查每行必须含“嘉立创料号”如C1206X7R106K500NT“位号”列格式为U1, R2, C3无空格逗号分隔“描述”列需写明关键参数如10uF/25V/X7R/1206避免采购错料。第三步位号图Placement File——贴片机的“导航图”点击“文件→导出→位号图”设置UnitsMillimetersOrigin板子左下角嘉立创默认Rotation0°禁止旋转否则贴片机识别错位。第四步工程压缩包——上传前的最后核对点击“工程→导出→嘉立创打样包”生成ZIP文件后解压检查文件名是否全为.GTL.GBL等标准后缀用嘉立创提供的Gerber查看器免费打开GTL.GTL确认STM32焊盘清晰、丝印文字可读对照BOM表在PCB视图中框选U1确认位号与BOM一致。4. 那些没人告诉你的“隐性坑”与避坑清单以下是我踩过的12个坑按发生频率排序附真实截图编号因文本限制用文字描述4.1 嘉立创料号失效——最隐蔽的断链现象BOM表中某器件料号在嘉立创官网搜索无结果。原因立创EDA库中器件信息未同步或该料号已停产。排查在立创EDA中右键器件→“在嘉立创商城查看”若跳转404即失效替换方案搜索同类器件如STM32F103C8T6失效换STM32F103CBT6引脚兼容。避坑每周五下午更新工程批量检查所有料号有效性。4.2 Gerber钻孔文件缺失——上传即拒收现象上传打样包后嘉立创系统提示“未检测到钻孔文件”。原因导出Gerber时未勾选Drill Drawing层或TXT.TXT文件被杀毒软件误删。验证用记事本打开TXT.TXT首行应为M48嘉立创钻孔格式标识。避坑导出后立即用嘉立创Gerber查看器加载查看钻孔点是否显示。4.3 星型接地电阻虚焊——EMC测试不过现象PCB打样回来罗氏线圈信号噪声大示波器测得50Hz干扰。原因GND_STAR的0Ω电阻未焊接嘉立创SMT默认不贴0Ω电阻。解决方案在BOM表中将该电阻“贴片”列设为Yes或在位号图中手动标注“必需贴装”。避坑所有星型接地点BOM中“贴片”列必须为Yes。4.4 丝印覆盖焊盘——贴片机漏贴现象嘉立创SMT后部分0402电阻缺失。原因丝印文字如R1覆盖了焊盘贴片机视觉系统误判为无焊盘区域。验证在PCB视图中关闭Top Silkscreen层确认焊盘完全裸露。避坑丝印文字距焊盘边缘≥0.2mm专业版DRC可设置此规则。4.5 位号图坐标偏移——贴片错位现象STM32芯片贴歪偏移0.5mm。原因位号图导出时Origin设为“器件中心”而非“板子左下角”。验证用Excel打开位号图CSV首行坐标应为0,0左下角原点。避坑导出位号图前务必确认Origin选项为“Board Origin”。4.6 阻焊开窗过大——焊锡桥连现象SW6206的GND引脚间桥连短路。原因GTO.GTO顶层阻焊文件中开窗尺寸比焊盘大0.1mm。验证Gerber查看器中叠加GTL.GTL和GTO.GTO确认开窗边缘距焊盘边缘≥0.05mm。避坑专业版中阻焊开窗默认比焊盘大0.05mm勿手动修改。4.7 嘉立创免费打样名额耗尽——白忙活现象上传成功但系统提示“本月免费打样额度已用完”。原因嘉立创每月限2次免费打样10片PCB2片SMT每次工程独立计数。对策同一项目多次修改用“工程→另存为”保留旧版避免重复提交新项目务必在月初提交。避坑在工程名后加日期如STM32_V1.2_20240601便于追溯。4.8 原理图器件参数丢失——BOM无规格现象BOM表中电容只有“10uF”无“25V/X7R/1206”参数。原因原理图中器件属性未填写完整。修复双击器件→属性→在“描述”栏填入完整参数。避坑创建新器件时模板中预置参数字段。4.9 PCB叠层未定义——阻抗失控现象PLL时钟线信号反射严重。原因未在“设计→层叠管理器”中设置介质厚度如FR-4 1.6mm板厚。验证右键走线→属性→查看“阻抗”值是否计算需叠层定义。避坑新建工程即设置叠层免费打样默认1.6mm FR-4。4.10 嘉立创料号与封装不匹配——贴错器件现象BOM中料号R0805_0R但PCB封装是0603。原因器件库中料号与封装未绑定。验证在立创EDA库中搜索该料号确认封装字段为0805。避坑所有器件先查料号再放原理图。4.11 丝印文字镜像——贴片机识别反现象位号U1在PCB上显示为1U。原因丝印层导出时勾选了“镜像”选项。验证Gerber查看器中GTS.GTS层文字是否可读。避坑导出丝印层时取消“Mirror”复选框。4.12 嘉立创打样包解压乱码——中文路径失效现象解压ZIP后文件名变成GTL_?????.GTL。原因工程路径含中文如D:\我的项目\STM32。对策工程保存路径纯英文如D:\PCB_Projects\STM32_V1.2。避坑立创EDA安装目录也需纯英文。5. 从“能打样”到“一次成功”我的三次迭代经验最后分享一个真实案例DHT11温湿度传感器模块从首次打样失败到第三次一次成功的全过程。第一次失败V1.0问题DHT11数据线无上拉电阻通信失败根源原理图DRC未检查“未连接引脚”以为连线即完成教训DRC必须全项勾选尤其“未连接引脚”。第二次失败V1.1问题PCB上DHT11焊盘被丝印覆盖嘉立创SMT漏贴根源丝印文字DHT11直接写在焊盘上教训丝印文字必须距焊盘≥0.2mm专业版DRC可设此规则。第三次成功V1.2改进原理图中DHT11数据线添加4.7kΩ上拉电阻并标注“上拉至VCC_3V3”PCB布局时DHT11置于板边丝印文字DHT11移至焊盘右侧2mm处导出前用嘉立创Gerber查看器逐层检查确认焊盘裸露、钻孔准确、丝印可读。结果10片PCB2片SMT全部一次通过DHT11读数稳定。这个过程让我明白PCB设计不是技术炫技而是对制造工艺的敬畏。每一个参数、每一处间距、每一份文件都是与嘉立创产线工程师的无声对话。你提交的不是图纸而是制造指令你画的不是线条而是物理世界的确定性。现在你可以打开立创EDA专业版新建一个工程按本文步骤操作。不需要记住所有参数只需在关键节点停顿三秒放器件前确认嘉立创料号有效布线时看DRC实时提示的颜色导出前用Gerber查看器打开GTL.GTL。剩下的交给产线。