小延迟缺陷(SDD)检测与多重检测(N-detect)技术面向IC测试/DFT工程师的SDD与N-detect深度实战指南：从故障模型、timing-aware ATPG原理，到TetraMAX/Tessent/Modus工具链、PrimeTime SDF协同、Verilog缺陷注入验证，再到签核最佳实践。一、小延迟缺陷SDD概述1.1 先进工艺下SDD的占比急剧上升随着工艺节点向28nm、16nm、7nm乃至更先进节点推进，制造过程中产生的延迟缺陷在缺陷总体中的占比持续上升。一方面，金属互连层的尺寸缩小、CMP工艺偏差、过孔电阻增大、晶体管Vth波动都极易在路径上引入几十到几百皮秒量级的额外延迟；另一方面，工艺时钟频率不断提升，单周期留给信号的余量（slack）越来越小。两者的叠加效应，使得"小延迟缺陷"（Small Delay Defect, SDD）成为先进工艺下逃逸到客户现场的主要缺陷类型。业界多份量产数据表明：在16/14nm节点，SDD占整体延迟缺陷的比例已超过60%；到了7nm及以下，比例进一步上升。与传统gross delay defect（粗延迟缺陷，延迟量远大于时钟周期）相比，SDD延迟量小、隐蔽性强，单条路径的测试向量很难稳定捕获。1.2 Gross Delay vs SDD：检测难度天差地别