做天线阵列的人早晚会遇到一个问题并馈网络把电路板面积吃掉了大半尤其是阵元超过四个、又要保证等幅同相的时候功分器的弯弯绕绕既占地方又贡献插损。我之前做一款5.8GHz的微带贴片阵列先在低频验证了并馈方案一到5.8GHz微带线损耗、加工误差和带宽问题全冒出来了。后来认真啃了一遍串馈网络的设计方法才理解为什么毫米波平板天线里串馈那么常见。这篇文章是我天线学习笔记里关于串馈网络设计的那部分从驻波式与行波式的差别到1×4中心馈电谐振串馈阵列的完整计算再到HFSS仿真和实测里踩过的坑。适合刚开始做微带阵列、或者正在权衡并馈与串馈的工程师直接参考。1. 串馈到底解决了什么问题代价又是什么1.1 并馈网络被嫌弃的三个理由并馈网络也叫 corporate feed思路很直白把输入功率用T形结一级一级等分最后每路都拉等长的线送到每个阵元。这样做的优势是原理简单、带宽潜力大但工程上到高频和大阵列时问题不少。第一个问题是布局面积。一个1×4并馈至少需要三个T形结每个T形结要考虑不等分或等分的线宽过渡各路还要保持等长所以走线往往要绕来绕去。在5.8GHz这种频点上四分之一波长才12.9mm绕线的代价倒还好但如果做到8元、16元馈电网络占的面积往往会超过辐射贴片本身的面积这在毫米波频段尤其致命。第二个问题是损耗。FR4板材在5.8GHz的介质损耗角正切普遍在0.02左右50Ω微带线的损耗大约是0.10.2dB/cm。一个1×4并馈从端口到最外侧单元的走线长度加起来很容易超过80mm再加上三个T形结的寄生辐射和失配损耗馈线整体吃掉11.5dB是常有的事。而一个贴片单元本身的增益也就6dBi上下馈线吃掉1dB等于损失了差不多15%的辐射效率这在成本敏感的产品里很难接受。第三个问题是加工敏感。T形结多了每条支路的线宽、长度、拐角都要控制好一旦板厂蚀刻偏差大一点各路相位就不一致方向图副瓣马上抬起来。低频时相长误差容忍度高到5.8GHz以上0.1mm的线宽误差都能体现到阻抗和相位上。1.2 串馈的两个固有短板串馈的思路反过来功率从一端进沿着一条链路依次经过每个单元每个单元相当于从这条链路上“分走”一部分功率或者谐振能量。它没有那么多T形结走线就是一条直线面积小、损耗低这是它最大的吸引力。但串馈天生有两个短板设计前必须想清楚。第一是带宽窄。谐振式串馈在中心频率附近每个单元之间的连接线都是半波长的整数倍端口阻抗才能保持纯阻性频率一变连接线的电长度偏移端口阻抗会迅速出现电抗分量。所以串馈阵列的阻抗带宽通常在2%5%比并馈的10%20%差一截。如果应用只需要覆盖ISM频段那80MHz带宽串馈完全够用要是做宽带或多频段就得慎重。第二是相位和频率耦合。串馈阵列的阵元相位是由连接线电长度决定的频率变化时每段线都会引入一个额外的相位偏移主波束会跟着“偏”出去。这在驻波式阵列里体现为增益下降和波束指向漂移在行波式阵列里则可以被利用来做频率扫描。换句话说串馈不是不能做宽带而是它的相位天然随频率变化设计时必须接受这种耦合。1.3 先分清驻波式和行波式串馈大体分成两种驻波式谐振式和行波式。驻波式串馈里各单元之间的连接线取半波长或全波长的整数倍终端不接匹配负载整个链路在中心频率形成驻波。所有单元在中心频率同相辐射波束指向阵列法线方向。端口输入阻抗是所有单元阻抗的串联叠加这是后面计算的基础。带宽窄但结构最简单适合做宽边辐射的固定波束阵列。行波式串馈的终端会接一个匹配负载功率沿着链路一边传输一边被单元辐射掉剩下没辐射完的被负载吸收。单元间距通常接近一个介质波长相位随频率线性变化所以主波束会随频率扫描。振幅分布可以通过每个单元的辐射电导来控制但设计复杂度比驻波式高不少。我的建议是先从驻波式入手把相位和阻抗的计算逻辑跑通再去看行波式的振幅综合。2. 串馈设计的核心闭环把每个节点的相位和阻抗算清楚2.1 一个贴片在串联链路里到底是个什么东西做串馈之前得先建立一个电路模型。矩形微带贴片在谐振时可以看作一个半波长谐振器从它的一个辐射边看进去等效为一个电阻记作R_edge。功率从这个边进去穿过贴片从另一个辐射边出来所以贴片在串联链路里实际上是个“串联元件”。两个贴片之间接一段特性阻抗为Z0、电长度为θ的微带线。从第一个贴片输入端口看进去的总阻抗是第一个贴片阻抗加上后面那段的变换阻抗Z_in R_edge1 Z0 × (R_edge2 jZ0 × tanθ) / (Z0 jR_edge2 × tanθ)当θ等于π的整数倍时tanθ0公式退化成Z_in R_edge1 R_edge2。也就是说半波长或全波长连接线不会改变阻抗的实部两个贴片的电阻直接相加。这正是谐振式串馈能工作的根基。理解这个公式特别重要。它解释了两件事为什么中心频率下N个相同贴片的输入阻抗等于N乘以R_edge为什么频率偏了以后带宽会急剧变差——因为tanθ不再为零后面单元的阻抗被线变换出一个电抗整条链路的匹配就崩了。2.2 连接线的电长度决定同相条件确定阻抗之后第二个关键问题是相位。驻波式串馈要保证所有贴片在法线方向同相辐射关键在于连接线的电长度和贴片的馈电方向要配合起来。这里有个常见的误区。如果所有贴片都保持同一个朝向比如都用左边辐射边作为输入、右边辐射边作为输出那么两个贴片之间需要一整圈360°的相位延迟也就是连接线要是完整的一个介质波长。这样第一个贴片右边缝的相位经过360°线传到第二个贴片左边缝时相位刚好对上。如果只想用180°的半波长线就必须把相邻贴片反过来放让第二个贴片用相对的第一个贴片的“另一边”馈电。因为贴片自身两端辐射边的场恰好相差180°半波长线再补180°加起来正好360°照样同相。这种交替排布在文献里很常见排出来更紧凑但互耦通常也更强。把阵列因子写出来会更清楚。N元等幅同相线阵的阵列因子是AF Σ exp(j·n·k0·d·sinθ)n从0到N-1只要阵元间距d小于一个自由空间波长法线方向就不会出现栅瓣d在0.70.9λ0之间时副瓣电平理论上在-13dB附近。后面例子里d取0.78λ0就在这个范围。2.3 用 Python 把初始尺寸一次算完手算贴片尺寸很容易算错我习惯把初始计算写成一个Python脚本。下面这段代码基于FR4、5.8GHz算贴片宽度W、谐振长度L、50Ω线的介质波长λg、阵元间距d以及后面要用到的边缘馈电阻抗和一比四匹配段阻抗。import math f0 5.8e9 # 中心频率单位 Hz c0 2.998e8 # 真空光速单位 m/s epsr 4.4 # FR4 相对介电常数标称 h 1.6e-3 # 板厚单位 m lam0 c0 / f0 # 1) 贴片宽度保证 TM10 单模工作兼顾辐射效率 W c0 / (2*f0) * math.sqrt(2/(epsr1)) # 2) 贴片有效介电常数与谐振长度 eps_eff (epsr1)/2 (epsr-1)/2 / math.sqrt(112*h/W) dL 0.412*h * ((eps_eff0.3)*(W/h0.264) / ((eps_eff-0.258)*(W/h0.8))) L c0/(2*f0*math.sqrt(eps_eff)) - 2*dL # 3) 50Ω 微带线的 λg线宽取 3.0mm 时εeff 约 3.33 eps_eff_50 (epsr1)/2 (epsr-1)/2 / math.sqrt(112*h/3.0e-3) lamg_50 lam0 / math.sqrt(eps_eff_50) print(flambda0 {lam0*1e3:.1f} mm) print(f贴片宽度 W {W*1e3:.2f} mm) print(f贴片长度 L {L*1e3:.2f} mm) print(f贴片 εeff {eps_eff:.3f}) print(f50Ω线 εeff {eps_eff_50:.3f}) print(f50Ω线 λg {lamg_50*1e3:.1f} mm) print(f阵元间距 d {(Llamg_50)*1e3:.1f} mm {(Llamg_50)/lam0:.2f} λ0) # 4) 边缘馈电输入阻抗估算孤立贴片近似 R_edge 90 * epsr**2/(epsr-1) * (L/W)**2 R_arm 2 * R_edge # 单臂两个贴片 Zin R_arm / 2 # 左右两臂并联 Zq math.sqrt(Zin*50) # 1/4 波长变换段阻抗 print(fR_edge ≈ {R_edge:.0f} Ω) print(f单臂 Z {R_arm:.0f} Ω并联后 Zin {Zin:.0f} Ω) print(f匹配段 Zq {Zq:.0f} Ω)输出大致是λ051.7mmW15.7mmL11.8mm50Ω线的λg28.4mmd40.2mm即0.78λ0R_edge≈288Ω单臂576Ω两臂并联288Ω匹配段Zq120Ω。这些数就是下面设计的初始值。这里要特别说明R_edge的公式是孤立贴片在无限大地板上的近似误差在±20%都正常实际设计必须由全波仿真修正。它最大的价值是帮你快速判断匹配难度而不是给你一个可以直接画板的精确值。2.4 输入阻抗和1/4波长匹配器的推演从脚本结果看一个贴片边缘馈电阻抗接近288Ω。如果做单端1×4串馈四个贴片串联端口输入阻抗会到4×2881152Ω想匹配到50Ω需要一段Zqsqrt(1152×50)240Ω的变换线。这种线在1.6mm FR4上宽度只有零点零几毫米蚀刻都做不出来。所以常见的做法是把阵列改成中心馈电左右各两个贴片构成两条完全对称的臂。每条臂的输入阻抗是2×288576Ω两条臂在中心T形结处并联端口看到的阻抗变成288Ω。这时匹配到50Ω只需要Zqsqrt(288×50)120Ω的1/4波长线在1.6mm FR4上对应线宽约0.42mm完全在常规工艺能力范围内。这就是中心馈电的本质动机用并联结构把高阻抗降下来把匹配网络拉到可加工的阻抗范围。后面第三章的完整设计就是用这个结构。3. 5.8GHz中心馈电1×4谐振串馈阵列完整设计3.1 设计指标、板材与整体思路这个例子的目标很简单中心频率5.8GHzISM频段1×4贴片线阵法线方向宽边辐射板材FR4厚度1.6mmεr标称4.4tanδ0.02端口阻抗50Ω增益目标11.5dBi以上副瓣尽量接近-13dB整体布局是阵列沿x方向排布两个贴片组成一条臂左右各一条臂中心用T形结并联从板子下方引入一条50Ω垂直馈线经过一段120Ω的1/4波长变换线接入中心T形结。这样对称性最好两臂幅度相位天然一致。3.2 阵元间距为何按全波长来取前面已经算出50Ω微带线在FR4上的介质波长λg≈28.4mm。两个贴片之间用一整段全波长线连接物理长度就是28.4mm。这样贴片中心到中心的间距是d 贴片长度L 连接线长度 11.8 28.4 40.2mm ≈ 0.78λ0为什么不用半波长如果用半波长线贴片间距会缩到11.814.226mm只有0.5λ0。这时候E面互耦会非常强贴片谐振频率和输入阻抗都会被拉偏调试难度明显增加。全波长线把间距拉开到0.78λ0互耦小一些方向图副瓣也更能保得住均匀分布的理论值。代价是天线整体尺寸大了一些四个贴片加三条线的总长度大约115mm。对5.8GHz频段来说这个尺寸做平板天线完全可接受。3.3 中心馈电的阻抗折算一条臂里有两个贴片串联后名义上是576Ω。左右两条臂完全对称它们在中心T形结并联等效输入阻抗288Ω。匹配方式用1/4波长阻抗变换器Zq sqrt(Zin × 50) sqrt(288 × 50) ≈ 120Ω在1.6mm FR4上120Ω微带线的宽度约0.42mm它的介质波长λg约29.9mm所以1/4波长变换段的物理长度约7.5mm。需要特别提醒的是这7.5mm是初始长度。T形结本身有寄生电容SMA连接器的引脚也有寄生电感仿真时必须把变换段长度做成参数在7.27.8mm之间扫描。3.4 几何尺寸汇总我把这个设计的初始几何参数汇总成一张表。所有长度都是中心频率初算值实际以仿真优化结果为准。参数符号数值备注中心频率f05.8GHzISM频段贴片宽度W15.7mm由经验公式给出贴片长度L11.8mm初值仿真需修正50Ω线宽W503.0mmFR4 1.6mm典型值50Ω线介质波长λg5028.4mm全波长连接线长度阵元中心间距d40.2mm0.78λ0边缘馈电阻抗R_edge288Ω孤立贴片近似单臂阻抗2×R_edge576Ω两贴片串联中心并联等效Zin288Ω双臂并联变换段阻抗Zq120Ω1/4波长线变换段线宽W1200.42mm需结合蚀刻工艺确认变换段长度Lq7.5mmλg/4初值板的整体尺寸建议留到130mm×70mm左右馈线从下方进地平面边缘离最外侧贴片辐射边至少留5mm以上避免有限地板对方向图造成明显截断。4. 仿真验证阶段最容易翻车的三个细节4.1 建模前先把边界和端口想明白HFSS或CST建模时最容易出错的反而不是模型本身而是端口和边界设置。阵列板是1.6mm厚一面地、一面微带。建议用wave port放在50Ω微带线引出板边的地方端口截面高度取46倍板厚宽度取56倍线宽太小会算不准50Ω参考阻抗太大又容易激发出高次模。如果你用的是集总端口一定要注意积分线从信号线指向地平面的位置积到地孔附近和积到地平面边缘结果差很多。辐射边界离板边缘至少λ0/45.8GHz对应约13mm。空气盒子不要贴着板面否则边界吸收不干净方向图容易出波纹。4.2 翻车点一谐振频率整体偏低第一次仿真跑出来S11的谐振点大概率不在5.8GHz而是偏低一点比如5.68GHz。原因有几层贴片之间通过空间波存在互耦等效增大了电尺寸有限大小地板也降低了谐振频率FR4的实际εr在5.8GHz可能比标称4.4略高。处理办法是把贴片长度L做成参数在11.312.0mm之间扫描。通常缩短0.20.5mm就能把谐振点拉回来。扫L的同时看两个量S11的谐振频率以及电流分布是否还是标准TM10模式。如果电流分布出现斑点说明W取得太宽或间距太近高阶模被激励起来了只调L解决不了。4.3 翻车点二T形结寄生电容把匹配带偏中心T形结那里120Ω变换段、两条50Ω臂和垂直馈线四段导体交汇会形成一个不可忽略的寄生电容。这个电容会让变换段的电气长度看起来比实际长匹配点整体偏移。现象就是S11谐振点对但深坑深度不够或者阻抗圆在Smith圆图上往容性区偏。解决方法是把变换段长度Lq做成参数在7.27.8mm扫描通常要缩短0.20.5mm来抵消寄生电容。如果扫描范围还不够可以在T形结两侧加一点切角或者把变换段线宽微调。另外两条臂的连接点到T形结的引线要尽量短长度必须对称。哪怕只有0.5mm的不对称也会让两个臂的相位差偏离180°在法线方向产生一个小的零点方向图对称性肉眼可见地变差。4.4 翻车点三全波长线的真实电长度对不上前面算28.4mm是基于50Ω微带线的孤立εeff但实际阵列里这段线两侧有贴片附近还有地平面截断和T形结εeff会变。如果连接线的电长度不是精确的360°各单元相位就会出现等幅递增的误差最直接的表现是方向图主瓣不在0°或者副瓣不对称。判断方法很简单在5.8GHz看E面x-z平面方向图主瓣最大值应该在θ0°附近。如果偏了2°3°先不要急着怀疑互耦回头检查连接线长度。把连接线长度做成参数在27.829.0mm之间扫选一个既让S11深坑在5.8GHz、又让主瓣对准0°的值。这个检查要放在优化流程的前面因为相位错了后面S11再漂亮也没有实用价值。4.5 优化目标与收敛流程我习惯的优化顺序是先固定其他尺寸只扫L_patch把谐振频率拉回5.8GHz然后固定L_patch扫连接线长度把主瓣方向校准最后扫变换段长度和线宽把S11深坑压下去。三个步骤分开做比三个参数同时优化更容易判断问题出在哪。优化目标建议定成5.8GHz处|S11| -15dB5.655.95GHz范围内|S11| -10dBθ0°方向场强最大左右副瓣对称收敛后典型结果大概是这样L_patch缩短到11.6mm左右连接线长度28.5mm变换段长度7.2mm最终S11深坑接近-18dB带宽约3.8%增益约11.7dBiE面第一副瓣-12.8dB。不同网格和板材数据会有差异但趋势是稳定的。5. 实测环节从S11曲线到方向图的闭环验证5.1 加工、焊接与连接器细节120Ω变换段线宽只有0.42mm常规PCB加工没问题但要和板厂确认最小线宽和最小线距很多便宜的样板厂工艺下限是0.15mm0.42mm足够安全。麻烦的是蚀刻偏差±10%的线宽误差在120Ω段上会带来好几欧姆的阻抗偏差所以量测前先别急着怪设计。连接器建议用边缘launch的SMA头直接焊在板边。焊接时注意几点信号针与微带线搭接处要尽量短用烙铁拖焊别堆一大坨锡连接器地脚附近的阻焊层要开窗让地脚和背面地平面充分接触在连接器接地盘附近打两三个过孔孔间距控制在2mm以内减少接地电感焊接不良的典型症状是S11曲线在很宽的频率范围内有一个缓慢的深坑类似低Q谐振而不是设计频率处那个尖锐的谐振坑。这种情况先重焊再测。5.2 VNA校准与时间门辅助定位测量S11之前用对应接口的校准件做SOLT校准校准平面定到连接器参考面。测量频率范围设5.06.5GHzIF带宽1kHz平均次数16测出来的曲线才够平滑。如果测出来的S11深坑频率和仿真差了超过2%先做时间门变换看反射是从连接器来的还是从阵列馈电点来的。连接器处的反射一般表现为时间轴上最靠近0ns的那个峰阵列内部的失配会出现在更晚的位置。时间门能帮你把连接器的反射隔离掉看清真正的阵列S11。FR4的εr一致性不好不同批次能在4.2到4.7之间波动。如果深坑整体偏低首先怀疑板材εr偏高而不是layout画错。反过来偏高则怀疑εr偏低。用网分实测连接器的50Ω参考线阻抗也能反过来验证板材实际εr。5.3 方向图和增益怎么对照设计值测方向图前先算远场距离。整个阵列最大尺寸约115mm5.8GHz波长51.7mm远场条件R2D²/λ≈0.5m。暗箱里待测天线和喇叭之间距离大于0.5m就没问题普通桌面暗箱基本都能满足。增益测量用标准增益喇叭替代法。测得待测天线接收功率P_ant测得标准喇叭接收功率P_horn已知喇叭增益G_horn则待测天线增益为G_ant G_horn P_ant - P_horn单位都用dB。仿真增益11.7dBi减去连接器损耗和FR4的额外损耗实测在1111.5dBi之间都算正常。方向图对照时重点看三个指标主瓣峰值是否在0°附近偏差最好在±3°以内E面第一副瓣是否在-10dB以下理想接近-13dB交叉极化在主瓣方向是否低于-20dB如果副瓣明显高于仿真先查连接器电缆测量时在电缆靠近天线的位置套几个铁氧体磁环排除电缆外皮电流的辐射。这个问题在微带天线测试里非常常见方向图抖动、副瓣升高很多时候不是天线的问题是测试电缆变成了寄生辐射体。5.4 实测调优顺序与个人体会实测调优要按“先阻抗、再相位、后幅度”的顺序来。先让S11深坑对准5.8GHz确认输入匹配没问题再看方向图主瓣指向偏了就调连接线长度最后看副瓣副瓣高再考虑幅度不一致和馈线辐射。贴片长度的微调用手术刀或细砂纸从辐射边往里刮一次刮0.1mm刮完重测。不要用焊锡去堆贴片表面那会严重扰动弹模。连接线长度如果想微调在线上切一小段再补焊一段等同宽度的铜箔也行但精度远不如重新做板。做完整轮调测我最大的体会是串馈把阻抗和相位牢牢绑在了一起改任何一个尺寸两个指标都会跟着变。驻波式串馈表面上看是调一个输入匹配实际上整条链路的谐振条件约束了每一个贴片、每一段线的尺寸。所以我不建议一上来就做1×8甚至更大先把1×2调明白理解阻抗叠加和相位累计的手感再扩到1×4就顺畅得多。如果产品对副瓣电平要求很严格可以在串馈基础上做幅度加权通过改变每个贴片的宽度或馈电深度控制各单元的耦合量实现泰勒或切比雪夫分布。但这会牺牲一部分增益而且每个单元的尺寸都得单独仿真优化工作量明显大一个量级。另外可以留一个扩展思路串馈和并馈完全可以混搭。比如两个单元一组用串馈组间用并馈合成这样既保留一部分串馈的面积优势又给整个馈电网络多留一点带宽和相位调整空间。我后来做8元阵列时用的就是这种混合拓扑综合性能比纯串馈稳得多。最后再补一句成本相关的经验FR4的介电常数不同批次能差到±5%如果你要把这个设计转量产最好先让板厂提供50Ω微带线的实测阻抗值再决定要不要微调贴片长度。串馈不是越复杂越好能把1×2的阻抗和相位闭环吃透整个串馈网络的设计逻辑就通了一半。