1. 为什么高频信号的边缘会出现变缓现象核心结论高频信号边沿变缓的本质是传输通道对信号高频分量的选择性衰减——通道像一个低通滤波器把构成陡峭边沿的高次谐波滤掉了剩下的低频成分只能拼出圆滑的边沿。1.1 现象描述理想的数字信号应该是方波上升沿和下降沿近乎垂直。但在实际PCB走线中信号经过一段距离后边沿会变得圆滑上升时间明显拉长。当边沿缓到一定程度接收端可能无法在时钟窗口内正确识别电平导致码间干扰ISI, Inter-Symbol Interference——前一个比特的边沿还没稳定后一个比特已经到来两者互相拖拽接收器分不清信号到底结束了没有。1.2 物理本质传输线的低通滤波效应任何实际传输通道PCB走线、连接器、过孔都不是理想的透明导线而是具有分布参数R、L、C的传输线。这些寄生参数共同构成了一个低通滤波器能量储存与释放走线的寄生电容会储存电荷寄生电感会储存磁能。当信号能量升高时电容和电感会吸收一部分能量储存起来当信号能量降低时它们又会把储存的能量释放出来。这种吞吐过程延缓了电压变化的速度导致边沿变缓。RC滤波走线电阻R与寄生电容C形成一阶RC网络时间常数τRC决定了电容充放电的速度。τ越大边沿越缓。趋肤效应高频电流被挤到导体表面有效截面积减小交流电阻随频率升高而增大Rac ∝ √f导致高频分量衰减更严重。简单理解方波由基波和无数高次谐波叠加而成频率越高的谐波负责让边沿越陡峭。当通道把这些高频谐波滤掉后剩下的低频成分只能拼出圆滑的边沿——就像把一张高清照片压缩成低分辨率边缘自然变模糊了。1.3 工程解决方案抑制低通滤波效应缩短走线长度损耗与长度成正比关键高速信号尽量走短路径减少RLC累积效应。增加线宽减小单位长度电阻降低RC时间常数让电容充放电更快。少用过孔过孔会引入额外的寄生电容和电感加剧滤波效应。2. 为什么高频信号的边缘可能会出现振铃现象核心结论振铃的本质是传输线两端的阻抗不匹配导致信号在源端和负载端之间来回反射多次反射叠加形成衰减振荡。2.1 现象描述信号在传输过程中边沿可能出现过冲超过目标电平、下冲低于目标电平随后在目标电平附近来回振荡逐渐衰减。这种衰减振荡就是振铃Ringing。振铃会延长信号稳定的等待时间在高速链路中可能占用大半个时钟周期。严重时接收端会把振铃的峰值误判为新的信号边沿导致逻辑错误。2.2 物理本质传输线多次反射叠加第一步阻抗突变导致反射当信号在传输路径上遇到阻抗突变如线宽变化、过孔、连接器、负载不匹配时部分能量会被反射回源端。反射系数为Γ (ZL - Z0) / (ZL Z0)其中 ZL 为负载阻抗Z0 为传输线特性阻抗。当 ZL Z0 时 Γ 0无反射阻抗差越大反射越严重。第二步多次反射叠加形成振荡反射波回到源端后如果源端阻抗也不匹配会再次反射回负载端。如此反复信号在传输线两端来回反射。每次反射都会与后续入射波叠加产生过冲和下冲。由于传输线存在损耗反射波幅度逐渐衰减最终形成衰减振荡。振铃的频率由传输线的电气长度决定而不是由寄生LC参数决定。传输线越长振铃频率越低。两种情况对比场景波形特征原因阻抗匹配良好无明显过冲/振铃无反射无多次叠加阻抗不匹配过冲 衰减振荡多次反射叠加补充说明用波理论理解振铃振铃现象可以用波动理论直观理解与绳子上的波动完全类似。传输线上的电压波和绳子上的横波满足相同的波动方程。一列沿传输线传播的简谐波可以表示为V(x,t) A·cos(2π(x/λ - t/T))其中 A 为振幅λ 为波长T 为周期x 为位置t 为时间。阻抗不匹配处相当于绳子的端点或粗细交界处会产生反射波。反射波与入射波叠加时同相叠加波峰遇波峰电压幅值增强表现为过冲反相叠加波峰遇波谷电压幅值减弱表现为下冲大多数情况下由于反射波在传输线两端来回传播不同时刻到达的波相位不同同相和反相叠加交替出现形成衰减振荡振铃。但在某些特殊情况下如果传输线长度与信号波长满足特定关系如线长是1/4波长的奇数倍可能每个位置都接近同相叠加或反相叠加此时表现为稳定的过冲或下冲驻波现象而非振荡。这属于特殊情况工程中更常见的是衰减振荡。2.3 工程解决方案阻抗匹配与避免突变计算特征阻抗并进行匹配根据板材介电常数、走线宽度、铜厚等参数计算传输线的特征阻抗 Z0通过串联端接电阻或并联端接电阻使源/负载阻抗与 Z0 匹配消除反射。避免阻抗突变走线拐角用45°或圆弧禁止直角和锐角拐角处有效线宽增大阻抗突变锐角还容易产生酸角残留。线宽变化用渐变线过渡禁止突变。少用过孔过孔处阻抗不连续会引发反射。3. 串扰是怎么来的如何抑制串扰核心结论串扰的本质是两条相邻走线之间的寄生电容和寄生电感耦合——一条线上的信号通过电场和磁场泄露到另一条线上。抑制串扰的核心思路是增大间距、切断耦合路径、缩短平行长度、或利用差分抵消。3.1 现象描述当两条信号线平行走线距离较长时一条线上的信号跳变会在另一条线上感应出噪声电压这种现象叫串扰Crosstalk。串扰严重时受害线上的噪声幅度可能超过接收端的噪声容限导致逻辑误判或模拟信号信噪比下降。3.2 物理本质两种耦合机制机制一感性串扰磁场耦合两条相邻导线之间存在互感Lm。当一条线上的电流发生快速变化时变化的电流产生变化的磁场进而在相邻导线上感应出电压V Lm × di/dt感性串扰的来源是电流的变化率di/dt因此多见于大电流线路尤其是开关电源的电源线——其脉冲电流的 di/dt 很大产生的磁场耦合也更强。机制二容性串扰电场耦合两条相邻导线和中间的绝缘介质FR4板材天然构成一个寄生电容。当一条线上的电压发生快速变化时通过寄生电容在相邻导线上产生位移电流I Cm × dv/dt容性串扰的来源是电压的变化率dv/dt因此多见于高频信号线——高频数字信号如时钟线、高速数据线的边沿陡峭dv/dt 极大产生的电场耦合也更强。为什么模拟信号线要远离高频数字信号线正是因为高频数字信号线会产生强烈的容性串扰而模拟信号线如传感器输入、ADC采样、运放输出对噪声极其敏感微小的耦合噪声就可能被放大导致测量精度下降甚至完全失真。3.3 工程解决方案六种抑制串扰的方法方法一信号分区布局在PCB布局阶段就做好信号分区从源头减少串扰模拟信号与数字信号分区模拟区域和数字区域物理隔离避免数字噪声耦合到模拟电路详见模块4 第2节高频信号与低频信号分开高频区域集中布局减少对低频电路的干扰大电流/电源线与敏感小信号线保持距离大电流线路di/dt大感性串扰强高压100V与低压信号间距应≥5mm方法二3W走线原则相邻两条平行信号线的中心间距至少为单条线宽W的3倍即中心间距 ≥ 3W对应的边缘间距 ≥ 2W。3W是工程平衡点再小串扰明显再大浪费布线空间适用前提信号线下方有完整参考平面主要针对长距离平行走线的高速信号时钟线、DDR、USB、HDMI等方法三包地屏蔽在信号线周围尤其是两条相邻信号线之间铺设接地铜皮并打满接地过孔连接到内层地平面形成三维屏蔽笼。抑制容性串扰接地铜皮截断电场线干扰源线的电场线终止于铜皮而非跨越到受扰线互容Cm大幅减小抑制感性串扰变化磁场在铜皮过孔回路中感应出涡流涡流产生的反向磁场拮抗原干扰磁场楞次定律削弱感性耦合过孔密度过孔间距要合适间距太大会导致电磁波从过孔间隙中泄漏降低屏蔽效果。这与变压器漏磁的原理类似——磁通或电磁波从非预期路径泄漏既降低效率也会造成EMI干扰。注意事项包地铜皮必须可靠接地浮空铜皮会变成天线加剧干扰包地不能替代线间距3W原则仍需遵守方法四差分信号传输差分对的两条线紧密耦合S ≤ W外部干扰以共模形式同时作用于两条线接收端差分放大器天然抑制共模噪声。紧耦合的优势紧耦合时两条线之间的互电容和互电感更强电磁场被限制在两根线之间带来以下好处减少对外辐射电磁场相互抵消向外泄漏的能量更少降低EMI降低对其他信号的串扰电磁场被约束在线对内部不会干扰邻近信号对参考平面依赖较小更多能量在两根线之间传输即使参考平面有轻微不连续信号质量受影响也较小回路面积小两根线间距小回流路径短进一步减少电磁干扰节省布线空间对外干扰小与其他信号的间距要求可以放宽差分对内部两条线之间的串扰是自干扰对外部受扰线的影响相互抵消差分走线需保持等长、等距避免阻抗不连续方法五隔位采样针对密集管脚当模拟信号管脚在芯片上排列过于密集时相邻管脚之间可能产生严重串扰。此时可采用隔位采样策略隔一个采一个只使用奇数或偶数管脚相邻管脚接地或悬空在物理上拉开有效采样间距适用场景多路ADC采集、传感器阵列输入等管脚密集且对噪声敏感的场合代价牺牲一半的可用管脚数量换取更高的信号质量方法六避免长距离平行走线两条信号线平行走线的长度越长耦合作用累积的串扰噪声幅度就越大。因此应尽量避免长距离平行布线控制平行长度高频信号≥10GHz平行布线长度应控制在5mm以内一般高速信号建议≤500mil约12.7mm物理原理两条平行走线之间的寄生电容可以近似用平行板电容公式表示C ε₀εᵣA/d其中 ε₀ 是真空介电常数εᵣ 是介质相对介电常数A 是两线正对的有效面积d 是线间距。从公式可以看出平行长度越短正对面积 A 越小寄生电容 C 就越小容性串扰也就越弱。无法避免时采用垂直交叉相邻层走线方向保持正交一层水平、一层垂直避免层间长距离平行耦合4. 为什么两个模拟模块之间要加耦合电容放在哪里核心结论模拟电路中前后两级的直流工作点偏置电压往往不同。如果直接相连前级的直流偏置会影响后级的工作状态导致电路无法正常工作。耦合电容串联在两级之间起到隔直流通交流的作用——让交流信号通过同时隔离直流偏置。4.1 为什么要隔离直流问题模拟电路中每一级都有自己的直流偏置电压工作点。如果两级直接相连前级的偏置电压会直接影响后级的工作状态导致后级无法正常工作。解决方案在两级之间串联一个耦合电容。电容的特性是隔直流通交流对直流f0容抗无穷大相当于开路直流无法通过对交流信号容抗 Xc 1/(2πfC)频率越高容抗越小交流信号可以顺利通过这样前级的交流信号可以传递到后级但前级的直流偏置电压被隔离不会影响后级的工作点。4.2 耦合电容放在哪里放置位置串联在两级电路之间靠近后级输入端。走线要短避免引入额外的寄生电感和电容。4.3 耦合电容与PDN电容的区别特性耦合电容PDN电容储能/滤波/去耦连接方式串联在信号通路中并联在电源和地之间主要功能传递交流信号隔离直流偏置提供瞬态电流滤除电源噪声是否EMI干扰源否两侧电压电流平稳是芯片切换时产生高频瞬态放置考虑信号完整性EMI和寄生电感5. 差分信号线为什么要等长、等孔、等阻抗差分信号通过两根相位相反的信号线传输信息接收端通过比较两根线的电压差来还原信号。为保证两根线感受到的信号完全一致必须满足三个对称性要求等长时序同步、等孔阻抗一致、等阻抗信号路径一致。5.1 要求一等长——保证时序同步为什么要等长差分信号的有效信息依赖于两根线在接收端的电压差。如果两根线长度不同信号到达接收端的时间就会产生差异时延差Skew导致信号边沿错位P线的上升沿和N线的下降沿不能精确对齐破坏了180°的相位关系共模抑制能力下降差分接收端无法完美抵消共模噪声抗干扰优势被削弱眼图闭合信号质量劣化严重时导致误码甚至通信失败等长实现方法在较短的走线上添加蛇形走线进行补偿蛇形线采用45°或圆弧拐角振幅≥3倍线宽间距≥2倍线宽。5.2 要求二等孔——保证阻抗一致性和时序同步为什么过孔数量要相同过孔会引入寄生电感和寄生电容导致阻抗不连续。如果P线和N线打的过孔数量不同会带来两个问题阻抗不一致过孔数量不同 → 两根线的寄生参数不同 → 差分阻抗失衡 → 信号反射加剧时序不一致每个过孔都会增加额外的走线长度约等于PCB板厚度过孔数量不同 → 两根线的电气长度不同 → 产生时延差实操要点P线和N线必须使用相同类型、相同数量、相同工艺的过孔过孔位置尽量对称放置反焊盘尺寸也需对称设计尽量减少过孔数量高速链路换层过孔建议不超过2个过孔附近就近添加接地回流过孔为高频返回电流提供低阻抗路径详见模块3 第2节5.3 要求三等阻抗——保证信号路径一致为什么要保证阻抗一致性阻抗一致性要求两根线在整个传输路径上的特征阻抗保持相同水平。如果阻抗不一致信号在传输过程中受到的影响就会不同导致信号波形畸变两根线的信号衰减和延迟不同接收端差分电压波形出现非单调性、过冲/下冲共模噪声增加不对称的阻抗变化会将部分差模信号转换为共模信号降低抗干扰能力EMI辐射增加信号不对称性增大导致更强的电磁干扰影响差分阻抗的关键因素差分阻抗定义见后文可以用以下公式近似表示Z_diff ≈ 2 × Z₀ × (1 - k)其中 Z₀ 是单根走线的特性阻抗定义见后文k 是两根线之间的耦合系数定义见后文0 k 1。从公式可以看出线宽线越宽单根阻抗 Z₀ 越低差分阻抗也越低线间距间距越大耦合系数 k 越小差分阻抗越高介质厚度信号层距参考平面越远耦合越弱差分阻抗越高介电常数板材的介电常数影响电场分布进而影响阻抗实现方法全程保持等宽、等距走线避免间距突变走线下方必须有完整连续的参考平面禁止跨分割使用仿真工具计算线宽间距得出阻抗结果保证等阻抗转弯采用45°或圆弧避免90°直角附录特性阻抗与耦合系数的物理定义特性阻抗 Z₀特性阻抗是传输线在高频下对信号呈现的等效阻抗由传输线的分布参数决定Z₀ √(L/C)其中 L 是单位长度的分布电感H/mC 是单位长度的分布电容F/m。特性阻抗与直流电阻的本质区别在于直流电阻消耗能量并转化为热量而特性阻抗描述的是电磁波在传输线中传播时电压波与电流波的比值关系信号能量以电磁场的形式在导体和介质中传播并不被消耗。举例说明 假设一段 PCB 走线的分布参数为L 250 nH/mC 100 pF/m则 Z₀ √(250×10⁻⁹ / 100×10⁻¹²) √(2500) 50 Ω这就是为什么 50Ω 是常见的特性阻抗值——它是由典型的 PCB 走线几何结构和介质特性决定的。特性阻抗由传输线的几何结构和介质特性决定线宽线越宽单位长度电容越大阻抗越低介质厚度信号层距参考平面越远电容越小阻抗越高介电常数板材的介电常数越大电容越大阻抗越低单端信号的典型特性阻抗为 50Ω这是工程上在功率容量和损耗之间取得的平衡值。耦合系数 k当两根走线靠近时它们之间会形成互电容 C_m 和互电感 L_m。耦合系数 k 描述的是这两根线之间电磁耦合的强度定义为k C_m / C ≈ L_m / L其中 C 和 L 是单根走线对参考平面的分布电容和分布电感C_m 和 L_m 是两根线之间的互电容和互电感。举例说明 假设单根走线对地的分布电容 C 100 pF/m当两根线靠近时它们之间的互电容 C_m 30 pF/m则 k 30 / 100 0.3这表示两根线之间有 30% 的电磁耦合。如果线间距进一步缩小互电容增大到 50 pF/m则 k 0.5耦合更强。耦合系数取决于两根线的相对位置线间距越小互电容和互电感越大k 越大线间距越大互电容和互电感越小k 趋近于 0差分阻抗与耦合系数的关系差分阻抗是差分对两根线之间的等效阻抗考虑了两根线之间的电磁耦合Z_diff 2 × Z₀ × (1 - k)举例说明 假设单根走线的特性阻抗 Z₀ 50Ω两根线之间的耦合系数 k 0.2则 Z_diff 2 × 50 × (1 - 0.2) 100 × 0.8 80 Ω如果线间距增大耦合系数减小到 k 0.1则 Z_diff 2 × 50 × (1 - 0.1) 100 × 0.9 90 Ω如果线间距非常大耦合可以忽略k ≈ 0则 Z_diff ≈ 2 × 50 × 1 100 Ω从公式可以看出无耦合k 0差分阻抗等于两根单端阻抗之和即 2 × Z₀有耦合k 0耦合越强差分阻抗越低这是因为紧耦合时两根线之间的互电容增大了等效电容根据 Z √(L/C)电容增大导致阻抗降低。工程中差分阻抗的典型值为 100Ω。紧耦合与共模抑制的关系紧耦合不仅影响差分阻抗还直接影响差分对的共模抑制能力。物理机制紧耦合时P线和N线靠得很近外部干扰源距离两根线的位置差异很小干扰在P线和N线上产生的噪声几乎相同即共模噪声比例高接收端计算 V_diff V_P - V_N 时共模噪声被大幅抵消松耦合的情况P线和N线距离较远外部干扰源可能更靠近其中一根线干扰在P线和N线上产生的噪声差异较大部分转化为差模噪声差模噪声无法被抵消直接进入接收端工程意义 紧耦合的差分对对外部干扰的趋同性更强共模抑制能力更好。这也是为什么高速差分信号如 USB、Ethernet通常要求紧耦合布线。版权声明本文为CSDN博主原创文章遵循 CC 4.0 BY-SA 版权协议转载请附上原文出处链接和本声明。​​​​​相关文章RLC视角下的PCB设计一电源完整性-CSDN博客RLC视角下的PCB设计三EMI与回流路径-CSDN博客RLC视角下的PCB设计四数模混合与高压设计-CSDN博客