简介面向硬件工程师与EMC设计人员的以太网接口电磁兼容设计参考资料。文档以RJ45网口EMC设计标准电路为核心详细给出了网口变压器共模抑制、共模电感与电容选型、电磁屏蔽、信号耦合及频率选择等关键设计要点并针对不同测试严酷度提供了L1/L2共模电感调整、C2/C9/C10/C11预设计等实用建议。压缩包内含1个PDF文件大小约67KB文件为完整原理图标注了RJ45连接器、网络变压器H1102、共模电感L1/L2、磁珠L3-L6以及电容电阻等元件的选型与连接关系。该文档已有665人浏览学习。读者可据此快速理解以太网EMC设计的原理图结构掌握网口变压器、电感、电容、电阻等元件的选型思路与PCB电磁兼容设计方法并能对照原理图完成调试与测试验证助力产品通过电磁兼容性测试。1. 网口EMC标准电路的共模回路设计思路不少硬件工程师第一次画网口习惯把RJ45、变压器、PHY手册里的参考电路拼起来就跑板结果送去EMC实验室辐射发射在80 MHz到120 MHz先冒尖。问题往往不在PHY芯片本身而是变压器两侧的共模回路没有形成低阻抗路径。这张《RJ45网口EMC设计标准电路》图纸给出了无防雷要求产品的完整参考H1102LAN16网络变压器在前WCM-2012-900TL共模电感、FBMA-11-160808-601T磁珠配合10pF~1000pF/2kV电容组形成多级滤波屏蔽连接器接到独立机壳地PHY中心抽头的2.5V/3.3V供电也做了滤波。做交换机、工控主板、STM32网关或者FPGA三速以太网板卡时这套电路的元件取值和调试验证顺序可以直接抄。2. 网络变压器与共模电感的信号链拆解2.1 H1102的中心抽头网络决定PHY直流工作点以太网变压器H1102是一个集成了传输变压器和共模抑制绕组的网口磁性元件。它把PHY一侧的信号通过磁耦合送到RJ45侧原副边之间没有导体连接因此可以阻断直流分量隔离两边的地电位差。图中T1的中心抽头没有直接悬空而是通过330Ω电阻、磁珠和旁路电容接到2.5V或3.3V这个网络为PHY收发器提供直流偏置。如果PHY要求中心抽头接3.3V而照抄另一颗PHY的方案接2.5V直流工作点偏移轻则输出波形占空比不对称重则PHY无法建立Link。在STM32F407这类内置MAC、外接PHY的板子里PHY的模拟电源和IO电源往往分开设计上和这里2.5V、3.3V两条支路对应。我一般会先确认所选PHY在百兆模式下的MDI引脚需要多大VDD再决定把哪一路接进中心抽头。不要把PHY的IO电源直接接到CTIO电源上的开关噪声会通过绕组耦合到网线。图中的R3、R4是330Ω给CT供电增加了一级RC隔离配合C3、C7、C8的0.1uF电容做低通把高频分量控制在电阻前端。2.2 WCM-2012-900TL共模电感的阻抗选型L1、L2型号是WCM-2012-900TL这是一颗共模电感不是普通功率电感。普通电感对差模和共模都有明显感抗串进100Ω差分线会直接破坏信号完整性共模电感的两个绕组绕在同一个磁芯上差模电流产生的磁通方向相反、相互抵消所以对差模信号只有漏感带来的几十纳亨寄生电感而对共模电流则呈现几十到几百欧姆阻抗。型号里的900表示在100MHz下共模阻抗约90Ω2012对应2.0mm×1.2mm封装也就是0805。选共模电感时不能只看100MHz的单点标称值还要看阻抗-频率曲线、DCR和额定电流。常见做法是选在目标超标频段阻抗最高的一款比如RE测试在100MHz附近超标90Ω换成120Ω或220Ω余量通常能多3到5dB。但阻抗做高也有代价匝数或磁导率增加会让DCR变大对1000BASE-T这类高带宽应用漏感和分布电容会吃掉眼图余量所以百兆网口和千兆网口的共模电感不能通用。图里L1、L2是预留位备注也写了根据测试结果调整意思就是初版可以先空贴RE不过再补。2.3 磁珠和Y电容组的分工L3到L6使用FBMA-11-160808-601T/A20封装是0603100MHz下阻抗600Ω。它们放在PHY供电入口和指示信号线上阻止高频噪声从电源平面串进变压器中心抽头。磁珠在高频时呈阻性把噪声能量变成热耗散不会像LC滤波器那样产生谐振尖峰但要注意直流偏置下阻抗会下降同样的磁珠电流越大阻抗越低。A20这类电流等级对PHY供电足够如果实际电流大优先换更大封装而不要用两颗磁珠并联并联会摊薄高频抑制能力。C1、C4、C5、C6是1000pFC2、C9、C10、C11是10pF它们在差分线对地和中心抽头之间形成高频回路。1000pF提供低阻抗回流路径10pF用来抑制特定频点的谐振尖峰。Y电容容量越大对共模噪声旁路效果越好但也会让网口隔离的干净程度变差产品有漏电流限制时不能随意加大。这一组预设计位在调试时再决定是否焊接首版不建议全贴。位号参数EMC角色调试建议L1、L2WCM-2012-900TL90Ω100MHz抑制线缆共模电流RE超标先补可换120Ω或220ΩL3~L6600Ω100MHz磁珠PHY供电与CT供电去耦确认额定电流不并联使用C1/C4/C5/C61000pFMDI线对地高频回路默认贴装属于基础滤波C2/C9/C10/C1110pF谐振频点微调预留一次加一对C12~C141000pF/2kV隔离带跨接机壳地回流C13、C14预留注意耐压R1/R2/R5/R675Ω差分线共模端接阻值不建议改R3/R4330ΩCT偏置供电隔离与CT电源电压匹配整条链路从RJ45进入后先经过T1的线缆侧绕组再由PHY侧送到L1、L2共模电感最后进入PHY。L1、L2具体放在变压器和PHY之间还是变压器和RJ45之间不同参考设计并不一致。我实际项目里放在PHY与变压器之间这样便于用电流探头分开判断噪声是来自PHY侧还是线缆侧。3. 网口EMC电路参数计算与BOM校验3.1 用阻抗公式判断Y电容的高频行为电容在射频下并不是理想电容但第一轮做数量级估算时可以先用理想公式看阻抗落在哪个范围。以10pF、1000pF、0.1uF三档为例计算它们在30MHz、100MHz、500MHz的阻抗import math def z_c(cap_pf, f_mhz): c cap_pf * 1e-12 f f_mhz * 1e6 return 1 / (2 * math.pi * f * c) for cap_pf, name in [(10, 10pF), (1000, 1000pF), (100000, 0.1uF)]: z30 z_c(cap_pf, 30) z100 z_c(cap_pf, 100) z500 z_c(cap_pf, 500) print(f{name:8s} 30MHz{z30:9.2f}Ω 100MHz{z100:9.2f}Ω 500MHz{z500:9.2f}Ω)这段代码用容抗公式Z 1 / (2 * pi * f * C)计算理想电容在不同频率下的阻抗。参数cap_pf是电容容值单位pFf_mhz是频率单位MHz。运行后可以看到10pF在100MHz时约159Ω在500MHz时约32Ω1000pF在100MHz时约1.6Ω。也就是说10pF对几百MHz共模尖峰是有效旁路但对100MHz以下噪声作用有限这正是它作为预设计位的原因。0.1uF在500MHz的计算值已经低于毫欧量级但实际MLCC有ESL自谐振频率之后呈感性所以不能用这个公式直接套到高频。3.2 75Ω端接与330Ω偏置电阻的工程取舍图里的R1、R2、R5、R6是75Ω电阻接在差分线对地。它的作用是给共模信号一个确定的端接防止共模电流在走线末端反射后从网线辐射出去。差分差模阻抗仍然由PHY、变压器和PCB走线决定所以不要用75Ω去“匹配”100Ω。改小这个阻值会增加共模损耗但也会增加PHY驱动器的直流负载改大则共模端接变弱RE余量可能下降。工程上优先保持75Ω不变只有当示波器测试显示眼图余量不足时才考虑按PHY手册调整为其他值。R3、R4的330Ω则不同。它们从2.5V或3.3V接到变压器中心抽头与0.1uF电容组成低通网络让CT上的偏置电压更干净。单路330Ω配0.1uF截止频率约48kHz对PHY输出的几百kHz以上噪声已经有明显衰减。但不同PHY对CT偏置的内阻要求不一样有些PHY要求中心抽头直接接VDD照抄330Ω会导致共模电压偏低所以这里必须和PHY手册核对。3.3 BOM自动校验脚本当原理图器件多起来之后靠肉眼检查容易漏掉“跨接CHASIS_GND的电容必须使用2kV耐压”这类规则。可以从OrCAD或立创EDA导出BOM带上Designator、Value、Net1、Net2几列然后用脚本自动检查import csv def check_bom(csv_path): with open(csv_path, newline, encodingutf-8) as fh: reader csv.DictReader(fh) for row in reader: ref row[Designator].strip() val row[Value].strip().upper() n1 row[Net1].strip().upper() n2 row[Net2].strip().upper() if CHASIS in n1 or CHASIS in n2: if 2KV not in val and CAP in val: print(fWARN {ref}: {val} across CHASIS net, need 2kV) if WCM in val or CM in val: print(fINFO {ref}: common mode choke {val})这个脚本先检查器件两端网络只要有一端是CHASIS_GND普通电容必须带2kV耐压否则输出告警。这里的ref是位号val是值字符串n1、n2是原理图网络名。实际使用中Net1、Net2列需要从原理图导出并合并如果地网络统一命名为GND而不是CHASIS_GND脚本会漏判所以建原理图时地网络命名必须先定规矩。同样思路还可以扩展检查磁珠的额定电流、共模电感的阻抗是否低于设计阈值每次改版后跑一遍能避免C13、C14焊成普通1000pF这类低级错误。4. 辐射发射预扫描与网口滤波整改顺序4.1 RE/CE测试的接收机参数与布置EMC测试里和网口关系最大的是辐射发射RE和传导发射CE。RE考察30MHz到1GHz的电磁辐射CE考察150kHz到30MHz沿电源线传导的噪声。第一次预扫描通常用峰值检波因为它响应快能覆盖所有频点峰值超了不一定最终不合格但余量小于6dB的频点必须再用准峰值确认。测试项目频率范围接收机RBW检波方式典型设备辐射发射RE30MHz~1GHz120kHz峰值准峰值3m距离天线电波暗室传导发射CE150kHz~30MHz9kHz准峰值平均值LISN配合接收机测试布置上网口对外的网线要按标准要求延伸到参考地平面外剩余部分卷成直径不超过40cm的线束。网线从屏蔽RJ45引出后屏蔽层与连接器金属壳必须可靠接触。如果连接器是塑壳非屏蔽那CHASIS_GND的接地点就没了RE在200MHz以上的表现通常会变差。4.2 用Python筛选余量不足频点实验室导出的扫描文件通常是CSV格式每个频点对应峰值和准峰值。可以写脚本把余量不足的频点直接筛出来避免在几百个频点里肉眼找。import csv def limit_qp(f_mhz): # CISPR 32 Class B 辐射限值简化 if f_mhz 230: return 40.0 return 47.0 with open(re_peak_scan.csv) as fh: for row in csv.DictReader(fh): f float(row[Freq(MHz)]) pk float(row[Peak(dBuV/m)]) lim limit_qp(f) margin lim - pk if margin 6: print(f{f:8.2f} MHz peak{pk:6.2f} limit{lim:6.2f} margin{margin:6.2f} dB)代码里的limit_qp按30MHz到230MHz为40dBuV/m230MHz到1GHz为47dBuV/m简化计算。Peak(dBuV/m)是峰值检波结果margin小于6被当作优先整改项。注意这里是简化规则正式认证时还要区分平均值限值和准峰值限值。把筛出的频点和PHY的工作时钟、MII接口时钟做对比如果尖峰出现在时钟整数倍优先处理PHY供电和共模电感如果是宽带鼓包往往来自网线共模辐射先查连接器屏蔽接地。4.3 预留位调整顺序拿到第一轮扫描结果后不要一次性把L1、L2、C2、C9、C10、C11、C13、C14全部焊满。预留位的作用是给整改留余地全贴会让问题叠加根本分不清是谁把余量救回来的。我一般的调整顺序是先看L1、L2是否空贴如果空贴先把90Ω共模电感焊上若超标频点仍集中在100MHz到200MHz把L1、L2换成120Ω或220Ω。之后仍有余量不足再考虑加10pF电容一次只加一对例如先加C2、C9测完再加C10、C11。最后才动C13、C14这类跨接隔离带的2kV电容。为什么把共模电感放最前因为共模电感是阻抗型器件对宽带共模噪声有效Y电容是旁路型器件加多了会改变信号回流路径容易引起谐振。超标现象优先动作备选动作50MHz~150MHz宽带鼓包补焊L1、L2阻抗90Ω起换120Ω共模电感100MHz及整数倍尖峰查PHY时钟走线和磁珠L3~L6加大CT退耦0.1uF300MHz以上尖峰查RJ45屏蔽壳到CHASIS_GND接地阻抗调整C12~C14跨接位置CE 150kHz~30MHz超标先处理DC-DC和电源LISN路径不要过度动网口滤波器CE超标先查电源这是很多项目组会犯的错。网口对CE的影响通常通过网线屏蔽层和连接器耦合量级远小于开关电源的噪声所以在CE上大改网口滤波反而会把信号搞坏。5. 车载以太网、机壳地与信号质量验证很多板子改到最后一轮问题反而出在那些不起眼的连接关系上机壳地悬空、CT电压接错、隔离带被铜皮搭上。这三个边界条件是EMC整改后能否保持稳定量产的关键。5.1 标准RJ45与车载以太网PHY不共用电路车载以太网100BASE-T1使用单对非屏蔽双绞线没有RJ45也不使用H1102这类分立网络变压器差分阻抗从100Ω变为50Ω因此不能照搬这张图纸。但PHY侧的共模电感和中心抽头滤波思路仍然成立。如果用STM32做普通百兆以太网网关本图可以直接套如果做车载以太网测试要换的是连接器、变压器和共模电感选型而不是简单改几颗电阻电容。5.2 机壳地单点连接与隔离带开槽RJ45金属外壳要直接接到CHASIS_GNDCHASIS_GND再通过1000pF/2kV电容或磁珠与板子GND单点桥接。PCB布局时网络变压器下方所有铜皮都要挖空避免原副边之间通过寄生电容耦合。C13、C14高压电容要跨在隔离带中间焊盘两侧分属两个地。即使产品没有防雷要求2kV耐压也建议保留因为网线插拔的静电放电可能远高于芯片电源电压。5.3 示波器眼图和共模电流探棒快速验收整改完成后用差分探头测PHY侧RX±焊点处的波形眼图模板余量建议保留10%以上。再用电流探棒卡在网线上看共模电流共模电流频谱里的尖峰和RE扫描超标频点通常能对应上。没有暗室时可以用近场探头在RJ45外壳和变压器周围扫一圈判断噪声是从PHY电源过来还是从线缆侧耦合进来。每次改动只动一个变量保存同一格式的扫描CSV和示波器截图最后才能定位是共模电感、Y电容还是接地路径起了作用。本文还有配套的精品资源点击获取