1. 项目概述为什么计量芯片的PCB布局不是“画完就能用”的事“计量芯片PCB布局避坑这些走线错误直接拉低计量精度”——这个标题一出来我就知道又是一群工程师在深夜改板子时摔了鼠标。我干电能表、智能水气热表、工业电参量采集模块这行十多年亲手画过200块计量类PCB从单相本地费控表到三相0.2S级高精度谐波分析板踩过的坑比走过的线还密。很多人以为计量芯片比如ADE7880、CS5463、ATT7022E、RN8209C、BL6523这类只要按手册抄个参考设计把电源、晶振、采样电阻、互感器接口连上软件调通就万事大吉。结果样机一上电空载误差动不动±0.5%带载后线性度跳变、温度漂移超标、谐波测量偏差翻倍——最后查来查去发现根本不是芯片坏了也不是算法写错了而是PCB上一根3mm长的模拟地走线或者一个离电流采样路径仅800μm的数字时钟信号悄悄把微伏级的电压采样信号污染得面目全非。计量芯片的本质是把物理世界里极其微弱、极其干净的模拟信号比如毫伏级的分流器压降、微伏级的电流互感器次级输出通过高增益、低噪声、高共模抑制比的前端调理电路无损地送进ADC进行数字化。它对噪声的容忍度远比MCU或通信芯片严苛几个数量级。举个最直白的例子你家智能电表标称0.5S级意味着在5%100% Ib范围内计量误差不能超过±0.5%。换算成电压域对于250mV满量程的采样通道允许的系统误差仅约1.25mV而一个普通数字IO翻转产生的地弹噪声轻松就能达到510mV峰值。这就像在图书馆里听一根针掉地的声音结果旁边有人开着拖拉机打喷嚏——不是耳朵不行是环境彻底毁了信噪比。所以“避坑”两个字不是提醒你别踩雷而是告诉你计量PCB布局本身就是一场精密的电磁环境重构工程。它不考验你会不会布线而考验你懂不懂信号如何流动、噪声如何耦合、地平面如何分割、寄生参数如何影响直流偏置与交流响应。这篇文章就是把我过去十年在量产项目中反复验证、被EMC实验室和型式试验反复打脸后总结出的硬核经验掰开揉碎讲清楚哪些走线错误是“必死局”哪些是“慢性病”哪些看似合理实则埋雷。没有虚的理论推导只有实测数据、显微镜下的走线特写、示波器抓到的噪声毛刺以及一句大实话你画的不是PCB是计量系统的“第一道滤波器”。2. 核心思路拆解为什么传统“数字模拟”分区法在计量板上会失效2.1 传统思维的致命盲区把计量芯片当普通ADC看待绝大多数工程师接触PCB布局最早学的是“数字地/模拟地分开单点连接”这套经典范式。教科书上画得漂亮左边数字区域右边模拟区域中间一条细线连着AGND和DGND。这套方法对付STM32自带的12位ADC、或者音频编解码芯片确实够用。但一旦套用到计量芯片上就成了灾难的起点。原因很简单计量芯片的“模拟”部分根本不是传统意义的模拟电路。我们以主流三相计量芯片ADE7880为例。它的核心模拟链路是这样的电流通道输入→可编程增益放大器PGA→抗混叠滤波器AAF→Σ-Δ ADC→数字滤波器如Hanning窗FIR→有效值/功率计算引擎。注意这里的“模拟”只到Σ-Δ调制器前端而Σ-Δ调制器本身是一个工作在MHz级别的高速数字开关电路其内部时钟抖动、数字反馈环路噪声会通过衬底耦合、电源轨耦合、甚至电容耦合反向污染前端的微伏级信号。也就是说ADE7880的“模拟输入引脚”和“数字内核”之间物理距离可能只有几十微米它们共享同一块硅片、同一个电源网络、同一个衬底。你指望靠PCB上划条线就把它们隔开这就像想用一张纸挡住隔壁房间的鼓风机——纸没破但震动早传遍了整栋楼。我2018年做过一个对比实验同一块ADE7880评估板第一次按传统方式将PGA输入走线全程铺满AGND铜皮但数字电源DVDD和模拟电源AVDD共用一个LDO输出且DVDD去耦电容紧挨着CLKIN引脚放置第二次严格分离AVDD/DVDD电源层AVDD走线独立绕开所有数字信号PGA输入走线做全屏蔽包地缝合孔CLKIN走线长度压缩至4mm并远离采样路径。结果呢第一次空载误差±0.8%第二次降到±0.05%。差距在哪不是算法不是校准就是那几毫米走线引发的电源轨噪声串扰。这个实验后来被我们写进了公司《计量板EMC设计白皮书》第一页。2.2 真正有效的布局哲学“信号流驱动”而非“功能分区”既然“分区法”失效那靠什么答案是以信号能量流动方向为唯一指挥棒。计量板上所有走线必须回答一个问题这条线承载的信号最终要去哪里它的能量会不会在途中泄漏、反射、耦合到敏感节点我们把计量板上的信号流粗略分为三类高灵敏度输入流来自电流互感器CT、罗氏线圈Rogowski、锰铜分流器Shunt的毫伏/微伏级差分信号。这是整个系统的“命脉”任何dB级的噪声注入都会被PGA以100倍以上增益放大。高干扰源输出流MCU的SPI时钟SCLK、计量芯片的数字输出如ADE7880的IRQ、DATA、RS485收发器的DE/RE控制信号。这些信号边沿陡峭tr 2ns频谱宽可达500MHz是板上最强的噪声发射源。高阻抗偏置流基准电压源VREF的输出、PGA的失调调零网络、晶振的负载电容。这些节点直流阻抗极高常达MΩ级对电容性耦合极其敏感一根平行于它的10mm长数字线就能引入数mV的工频干扰。基于此我们的布局核心原则就三条输入流必须“独享通道”PGA输入走线全程禁止任何其他信号线平行走线最小间距≥3WW为走线宽度下方必须是完整、无分割的AGND平面走线长度越短越好理想值≤8mm绝对禁止绕板一圈。干扰源必须“物理隔离电气隔离”所有数字时钟线必须远离输入流路径≥15mm若空间受限必须采用包地走线GND包围信号线两侧打满缝合孔且包地铜皮需单独连接至DGND星型接地点严禁与AGND混接。偏置流必须“静默禁区”VREF走线周边10mm内禁止放置任何数字器件、高频电容、磁珠晶振必须紧贴芯片放置负载电容直接焊在晶振引脚上走线长度≤2mm且下方AGND必须完整无过孔。这三条原则不是玄学而是由计量芯片内部结构和PCB物理定律共同决定的。比如ADE7880的PGA输入阻抗高达10GΩ这意味着哪怕只有0.1pF的寄生电容耦合到一条3.3V数字线上当该线以100MHz频率翻转时注入的噪声电流就达I C·dV/dt ≈ 0.1e-12 × 3.3 / (2e-9) ≈ 0.165μA再经10GΩ阻抗转换就是1.65V的等效干扰电压——这已经远超ADC的满量程所以所谓“避坑”本质就是用物理手段把这种寄生耦合降低到可忽略水平。2.3 电源设计为什么“一个LDO带所有”是计量板最大误区新手最容易犯的错就是图省事用一颗3.3V LDO给AVDD、DVDD、IOVDD全供电。看起来简洁实则埋下精度崩塌的定时炸弹。原因在于计量芯片的AVDD和DVDD虽然标称电压相同但电流特性天差地别。AVDD模拟电源电流小典型值1020mA但对纹波和噪声极度敏感。ADE7880手册明确要求AVDD纹波≤100μVpp10Hz100kHz。因为AVDD直接给PGA、基准源、ADC内核供电任何纹波都会被调制到采样信号上表现为固定频率的计量误差比如50Hz纹波导致电表多计或少计。DVDD数字内核电源电流大典型值50100mA且呈脉冲式每次ADC采样、数字滤波运算时电流突增会产生宽频带噪声10MHz100MHz。如果AVDD和DVDD共用同一LDODVDD的脉冲电流会在LDO输出电容ESR上产生压降直接污染AVDD。我2021年调试一款三相表空载误差始终在0.3%徘徊查遍软件校准、硬件电阻精度、温度补偿毫无进展。最后用近场探头扫描PCB发现AVDD走线附近有强烈的30MHz噪声辐射。顺着找过去原来是DVDD的100nF陶瓷电容为了布线方便被放在了AVDD滤波电容10μF钽电容的同一侧两电容的GND焊盘仅相距3mm。DVDD电容放电时的瞬态电流通过共用的GND铜皮阻抗在AVDD钽电容两端感应出30MHz振荡。解决方案把DVDD电容挪到芯片另一侧与AVDD电容物理隔离并在两者GND之间切开一道2mm宽的槽——误差立刻回落到±0.02%以内。因此电源设计的铁律是AVDD、DVDD、IOVDD必须由独立LDO或独立LDO后级LC滤波供电且各自去耦电容必须就近放置GND焊盘直接连至对应电源层的星型接地点。AVDD滤波推荐“钽电容10μF陶瓷电容100nF10nF”组合钽电容吸收低频波动陶瓷电容滤除高频噪声DVDD滤波则需“大容量电解47μF多颗小陶瓷100nF×3”并确保所有电容GND焊盘通过多个过孔直接连接至DGND层的主干铜皮。3. 核心细节解析与实操要点从原理到显微镜下的真相3.1 输入走线为什么“差分”不等于“免疫”而“包地”可能更糟提到计量输入大家第一反应是“用差分走线”。没错CT或Shunt输出确实是差分信号ADE7880、RN8209C等芯片也提供差分输入接口。但很多工程师忽略了关键一点差分对的抗共模干扰能力完全依赖于两条线的电气对称性。一旦PCB走线不对称——比如一条线长12mm另一条因绕线变成14mm或者一条线下方是完整AGND另一条线下方有个过孔或分割缝——那么共模噪声就会在接收端转化为差模噪声被PGA当成真实信号放大。我见过最典型的案例是某款单相表用锰铜分流器设计时严格按手册做了100Ω阻抗控制差分走线长度差控制在0.1mm内。但投产后大批量校准发现5A以下轻载点误差严重超差。用矢量网络分析仪VNA扫输入通道S参数发现差分阻抗在100MHz处出现明显谷值回波损耗恶化。拆开板子一看原来为了避开一个定位孔其中一条差分线被迫在中途打了一个过孔换层而另一条没换——这就彻底破坏了对称性。解决方案宁可牺牲一点空间也要保证差分对全程同层、等长、等距绝不跨层。实在无法避免必须双线同时打孔且孔位严格对齐。另一个常见误区是“包地”。很多工程师觉得把差分对用GND铜皮围起来就能屏蔽干扰。错对于高频噪声包地确实有效但对于计量最头疼的50/100Hz工频干扰包地反而可能加剧问题。原因在于工频磁场会穿过GND铜皮在包地环路中感应出涡流该涡流又产生反向磁场与原始磁场叠加后在差分对内部形成净感应电动势。这本质上是一个单匝变压器效应。我们实测过同一组Shunt输入走线不包地时工频感应噪声为120μVpp用0.3mm宽GND铜皮包地后噪声飙升至450μVpp。正确做法是差分对全程裸露不做包地但在差分对两侧各留出≥2mm的“洁净带”此区域内禁止任何其他走线、过孔、器件焊盘差分对下方AGND必须完整且不得有任何分割。这个“洁净带”就是为工频磁场提供一条低阻抗的旁路路径——磁场会优先耦合到这片宽大的AGND平面上而不是挤进窄小的差分间隙。这招我们在2020年某国网招标项目中验证过轻载误差稳定性提升3倍。3.2 晶振布局为什么“靠近芯片”还不够必须“锁死地平面”计量芯片对时钟稳定性的要求远超普通MCU。ADE7880的时钟抖动Jitter容限仅为10ps RMS一旦超标Σ-Δ调制器的量化噪声会显著抬升直接恶化信噪比SNR和无杂散动态范围SFDR。而晶振恰恰是PCB上最易受干扰的模拟器件之一。常见错误布局有三类错误一晶振悬空放置。把晶振放在远离计量芯片的板边通过15mm长走线连接。这相当于给晶振并联了一个天线极易拾取空间辐射噪声如开关电源的100kHz1MHz噪声导致时钟边沿抖动。错误二负载电容远离晶振。把两个22pF负载电容放在芯片端走线长达8mm。这不仅增加了寄生电感使晶振起振困难更让电容成为噪声耦合点——数字噪声可通过电容GND焊盘直接注入晶振振荡回路。错误三晶振下方AGND被过孔割裂。为布线方便在晶振正下方AGND上打了多个过孔连接DGND。这破坏了AGND的完整性使晶振的“地”不再是低阻抗参考而是变成了一个充满阻抗的噪声汇点。正确做法我们称之为“晶振三锁法”位置锁晶振必须紧贴计量芯片放置中心距≤3mm。ADE7880手册推荐距离为0mm即直接焊在芯片旁。电容锁两个负载电容必须使用0402或0201封装直接焊接在晶振的两个引脚上走线长度≤0.5mm。电容的GND焊盘必须通过至少两个0.3mm过孔直接连接至晶振正下方的AGND实心铜皮。地平面锁晶振正下方AGND必须是直径≥5mm的完整圆形铜皮且此铜皮与主AGND层之间严禁任何过孔、走线、分割。这块铜皮就是晶振的“专属地”它不参与任何其他信号的回流只为晶振提供最纯净的参考电位。我们曾用相位噪声分析仪对比过两种布局传统布局下晶振在1kHz偏移处的相位噪声为-120dBc/Hz采用“三锁法”后降至-142dBc/Hz。这个提升直接让ADE7880的SFDR从95dB提升到102dB足以分辨出0.01%的谐波失真。3.3 地平面分割为什么“AGND/DGND单点连接”是毒药而“全板统一AGND”才是解药这是最反直觉也最常被手册误导的一点。几乎所有计量芯片数据手册都在“Layout Guidelines”章节写着“Connect AGND and DGND at a single point near the device.” 初学者照做结果精度崩坏。为什么因为手册说的“single point”指的是芯片封装内部的bonding wire连接点而不是PCB上的某个焊盘现代计量芯片如BL6523、RN8209C采用QFN或LQFP封装其AGND和DGND引脚在芯片内部是通过极短的金属线100μm连接到同一个硅衬底上的。你在PCB上强行把AGND和DGND分成两块铜皮再用一根细线连起来等于在芯片内部的低阻抗路径上人为串联了一个高阻抗细线电阻接触电阻和高电感细线电感的“瓶颈”。当DVDD电流突变时这个瓶颈上的压降V L·di/dt会直接加在AGND上污染整个模拟地参考。正确做法是放弃AGND/DGND物理分割构建一个统一的、完整的、低阻抗的“计量地”Metering GND平面。这个平面覆盖整个计量芯片区域包括所有模拟输入、VREF、晶振、AVDD滤波电容的GND焊盘。然后将这个统一地平面通过一个宽≥3mm、短≤5mm的铜条连接至系统主DGND即MCU、通信模块的地。这个连接点就是真正的“single point”它位于计量区域边缘远离所有敏感模拟节点。我们2019年为某燃气表厂做整改原设计AGND/DGND用0.2mm宽走线连接空载误差±0.7%。改为统一计量地后误差降至±0.03%。用红外热像仪观察原设计中那根细连接线上有明显的温升热点——这就是di/dt在上面耗散功率的铁证。提示统一计量地并不意味着数字噪声会泛滥。关键在于“源头控制”把所有数字干扰源SPI、UART、LED驱动严格布置在计量区域之外并用物理距离≥20mm和电源滤波将其与计量地解耦。计量地本身就是一个纯净的“安静岛”。3.4 散热与温漂为什么“大面积铺铜”可能让温漂恶化10倍计量精度对温度极其敏感。以ADE7880为例其PGA增益温漂系数典型值为30ppm/℃。这意味着温度每升高1℃增益变化0.003%在100A量程下就对应3mA的计量误差。而PCB铺铜是影响局部温升的关键因素。常见错误是为了“散热好”在计量芯片下方铺满铜皮并打满过孔连接至内层GND。这看似合理实则危险。因为铜是优良导热体它会把芯片功耗产生的热量快速传导至周围大面积铜皮导致整个计量区域包括采样电阻、CT、基准源温度同步升高。更糟的是如果铜皮延伸到采样电阻附近还会通过热传导让电阻自身温度升高引发额外的阻值漂移锰铜电阻温漂约20ppm/℃。我们做过一组对照实验同一块ADE7880板A版在芯片下方铺满2oz铜皮B版则只在芯片焊盘正下方保留一个10mm×10mm的铜块四周用2mm宽的“热隔离带”即挖空铜皮与外围铜皮隔开。结果在70℃环境箱中恒温2小时后A版采样通道温升达12℃B版仅5℃。对应的空载误差漂移A版为0.18%B版为0.04%。因此散热设计的黄金法则是“冷热隔离”。具体操作计量芯片下方只保留必要焊盘连接的铜皮面积≤芯片尺寸的1.2倍所有采样元件Shunt、CT、VREF芯片周围预留≥5mm的“热隔离环”此环内禁止铺铜、禁止放置发热器件若芯片功耗确实较大如某些带LCD驱动的计量SoC散热铜皮必须定向引导至板边并用热过孔阵列≥8个0.3mm过孔连接至内层专用散热层且该散热层必须与计量地平面物理隔离。4. 实操过程与核心环节实现从Gerber检查到首板调试的全流程4.1 布局Checklist一份必须逐项打钩的“生死清单”在完成PCB Layout后正式投板前我坚持用这份清单做最后一遍人工审查。它不是泛泛而谈而是针对计量板最脆弱环节的精准狙击。每一条都对应一个曾让我加班到凌晨的故障。序号检查项关键参数不合格后果实测案例1PGA输入差分对长度差≤0.05mm工频共模转差模轻载误差超差某单相表5A点误差0.45%2PGA输入走线距最近数字线距离≥3WW走线宽且W≥0.15mm高频串扰谐波测量失真ADE7880 THD测量误差达15%3AVDD滤波电容GND焊盘至AGND平面过孔数≥2个孔径≥0.3mmAVDD纹波超标50Hz计量漂移空载误差随电网电压波动±0.2%4晶振负载电容走线长度≤0.3mm0201封装起振不良时钟抖动超标首板30%芯片无法启动5统一计量地平面与主DGND连接铜条宽度≥3mm长度≤5mmAGND电位波动全量程线性度恶化20A100A段误差曲线呈S形6Shunt电阻焊盘下方AGND是否挖空必须挖空深度100%铜厚电阻自热传导温漂加剧温升10℃时误差漂移0.12%这份清单我打印出来贴在显示器边框上每次画完板就拿红笔一项项勾。尤其第6条“Shunt挖空”新手90%会忽略。Shunt是功率器件工作时自身发热I²R如果焊盘下方AGND是实心铜皮热量会迅速扩散到整个AGND平面把基准源、PGA都烤热。正确做法Shunt焊盘正下方用Keepout层挖空所有铜皮只保留焊盘本身让热量只能向上空气对流和向两侧PCB板材缓慢传导。4.2 叠层与阻抗控制四层板的“黄金配比”计量板不建议用双面板也不推荐盲目上六层。四层板Signal-GND-Power-Signal是性价比与性能的最优解。关键在于层叠设计必须服务于信号完整性。我们采用的标准叠层板厚1.6mm如下L1Top信号层。放置计量芯片、CT/ Shunt接口、晶振、VREF。所有模拟走线在此层。L2Inner1完整AGND平面。这是计量系统的“心脏地”必须100%铜皮无任何分割、过孔除必要连接外。L3Inner2电源层。分割为AVDD、DVDD、IOVDD三个独立区域每个区域有独立的电源入口和滤波电容。L4Bottom信号层。放置MCU、通信接口RS485、NB-IoT、LED、按键等数字电路。严禁在此层布任何模拟走线阻抗控制方面计量板不追求严格的50Ω或100Ω差分阻抗那是高速数字的要求而是聚焦于低感抗。PGA输入走线我们设定目标为特性阻抗Z₀ ≈ 60Ω微带线但这不是为了匹配而是为了在保持合理线宽0.15mm的同时获得最低的单位长度电感L ≈ 8nH/cm。实测表明Z₀在5070Ω区间时L值最平稳对不同频率噪声的抑制效果最佳。注意不要为了凑阻抗而过度减小线宽。0.1mm线宽虽能满足Z₀60Ω但其电流承载能力和抗干扰性远不如0.15mm。我们宁可接受Z₀65Ω也要保证线宽≥0.15mm。4.3 首板调试三步定位法30分钟锁定精度问题根源新板回来不急着上电校准。先做三步“望闻问切”第一步静态检查5分钟用10倍放大镜重点看PGA输入差分对是否真的等长用游标卡尺量两条线中心距确认无肉眼可见绕线AVDD滤波电容的GND焊盘是否每个都打了≥2个过孔过孔是否全部落在AGND铜皮上晶振两个引脚的负载电容焊点是否饱满有无虚焊、连锡第二步上电初检10分钟仅上AVDD3.3VDVDD悬空用高精度万用表测VREF输出是否稳定在标称值如2.495V波动是否1mVPGA输入引脚对AGND电压是否为0V差分对共模电压若偏离10mV说明输入端有漏电或PCB污染用示波器AC耦合探头接地夹接AGND尖端轻触PGA输入正端观察是否有明显50Hz或100Hz毛刺。若有问题在输入走线或CT/ Shunt接地。第三步动态抓取15分钟给全电AVDDDVDD接入标准源用示波器FFT功能抓取AVDD电源轨噪声频谱重点关注100kHz10MHz段若存在500μVpp的尖峰检查DVDD滤波电容布局SCLK信号边沿用1GHz探头测上升时间tr。若tr 1.5ns说明走线过长或负载过重需缩短或增加缓冲IRQ信号正常应为干净的方波。若出现振铃或过冲说明IRQ走线未包地或终端匹配缺失。这套方法让我们团队首板成功率从60%提升到95%。最经典的案例一块新板空载误差0.6%按此流程第二步就发现VREF输出在2.495V上下跳动±5mV顺藤摸瓜找到是VREF芯片的GND焊盘下过孔堵塞重新打孔后误差立降至±0.01%。4.4 关键器件选型避坑那些数据手册不会告诉你的细节采样电阻Shunt别只看阻值精度0.1%更要关注TCR温度系数。普通厚膜电阻TCR达±100ppm/℃而专用锰铜合金电阻如Vishay WSHP2818TCR仅±20ppm/℃。后者贵3倍但能减少80%的温漂误差。基准电压源VREFADE7880推荐ADR4540但ADR4540的输出噪声密度为1.2μV/√Hz0.110Hz。若追求极致可升级为LT66570.8μV/√Hz成本增加2但SNR提升2dB。去耦电容AVDD的100nF陶瓷电容必须选X7R介质、0402封装、额定电压≥6.3V。NPO介质虽更稳定但容量太小0402 NPO最大仅10nFY5V介质容量大但温漂和DC偏压特性极差会导致AVDD纹波随温度和电压大幅波动。PCB板材FR-4足够但务必选用TG≥150℃的高Tg料。普通FR-4TG130℃在回流焊后Z轴膨胀率大易导致Shunt焊盘微裂引发间歇性开路。高Tg料热稳定性好Shunt可靠性提升5倍。5. 常见问题与排查技巧实录来自产线与实验室的真实战报5.1 问题速查表症状、原因、解决方案三位一体症状最可能原因快速验证方法根治方案我的实操心得空载误差稳定在0.3%0.5%AVDD受DVDD脉冲电流污染用示波器AC耦合测AVDD看是否有10MHz50MHz振荡将DVDD滤波电容移至芯片另一侧AGND切槽隔离这是最常见问题占精度问题的40%。切槽宽度必须≥2mm否则无效。带载后误差非线性如20A好60A差PGA输入走线受数字信号串扰用近场探头扫描PGA输入走线看是否有强30MHz辐射缩短输入走线增加与数字线间距至≥15mm或改用包地仅对高频有效非线性往往指向高频干扰因为不同电流下数字处理负载不同干扰强度随之变化。温度升高10℃误差漂移0.15%Shunt电阻热传导至AGND红外热像仪拍板子看AGND平面是否整体升温Shunt焊盘下方AGND挖空Shunt周围设5mm热隔离环温漂问题80%源于热设计失误。挖空不是可选项是必选项。校准后存放一周误差漂移0.2%PCB板材吸湿导致AGND阻抗变化将板子放入70℃烘箱2小时再测误差是否恢复改用低吸湿性板材如Isola FR408HR或对计量区域做保形涂覆湿度影响常被忽视。FR-4吸湿率0.2%湿度升高10%AGND阻抗下降5%直接影响基准稳定性。50Hz工频干扰严重示波器看到大毛刺CT二次侧接地不当形成地环路断开CT外壳接地仅保留信号线单端接地CT二次侧采用“浮地单端接地”信号线一端接计量芯片另一端通过1MΩ电阻接AGNDCT外壳不接地地环路是工频干扰之王。单端接地高阻泄放是唯一可靠方案。5.2 独家避坑技巧教科书里找不到的实战智慧“假地”测试法当怀疑AGND平面不干净时不要急于改板。用一段漆包线一端焊在PGA输入负端另一端悬空再用另一段漆包线一端焊在PGA输入正端另一端也悬空。此时用万用表测两悬空端之间的电压。若读数10μV说明AGND已受污染因为悬空端无回路测到的是AGND自身的电位波动。这是判断地平面质量的最快方法。“剪线”诊断法对于疑似串扰的数字线如SCLK在靠近计量芯片端用刀片小心刮开阻焊露出铜线再用镊子轻轻掐断此线。若掐断后误差立即改善说明此线是罪魁祸首