作为一个常年和模拟电路打交道的工程师我几乎在每个芯片项目里都会遇到带隙基准bandgap这个模块。功耗、精度、面积这三座大山在低功耗bandgap设计里体现得尤其明显——流片前觉得自己算得万无一失流片后才发现一堆此前没注意的坑。这篇就结合我多年调试经历把低功耗bandgap设计从思路、架构、电路到版图和测试的完整逻辑梳理一遍希望能给正在做类似模块的同行一些参考。低功耗bandgap说到底就是在电流预算被压得很低的前提下仍然输出一个随温度、电源电压变化尽可能小的基准电压。它最常见的应用场景包括IoT传感器节点、可穿戴设备、能量收集系统、实时时钟、以及各类需要长期待机的模拟前端。这类系统往往一节纽扣电池要用好几年整个芯片的静态功耗常常被压到几百纳安甚至更低bandgap能分到的预算通常只有几十纳安到几百纳安。这个数量级下传统教科书里的那个1.2V输出、几微安偏置的经典结构基本没法直接用了必须从架构到器件选择都重新想一遍。这篇文章我会重点拆解低功耗bandgap设计的两条主流路径——传统BJT结构和全CMOS亚阈值结构给出我自己验证过的设计案例、参数计算过程和仿真要点最后整理一份实测中常踩的坑。内容偏实践适合有一定模拟电路基础、正在做低功耗模块设计的工程师参考。1. 低功耗bandgap到底难在哪需求拆解与设计约束分析1.1 带隙基准的基本原理回顾在展开低功耗设计之前先花两分钟把bandgap的原理框架理顺。带隙基准的核心思路是利用两个温度系数相反的电压量相加抵消。一个是PN结二极管的正向压降VBE它随温度升高而下降典型温度系数约-1.5到-2.2 mV/°C具体值取决于偏置电流和工艺另一个是两个不同电流密度下BJT的VBE之差即ΔVBE VT · ln(N)其中VT kT/q是热电压在室温25°C下约25.85mVN是两个BJT的电流密度比。VT本身随温度正比变化所以ΔVBE的温度系数是正的约0.085 mV/°C乘以ln(N)的系数。当ln(N)取17左右时这个正温漂大致能抵消VBE的负温漂这就是经典带隙基准实现一阶温度补偿的原理。实际电路中我们不直接把ΔVBE加到VBE上而是通过电阻网络把ΔVBE转成电流再转成电压用一个电阻比值来精确设定正温漂的权重。最经典的实现是Brokaw结构或Banba结构通过运放强制两个支路节点等电位从而保证流过两个BJT的电流密度比精确可控。整个设计的核心公式就是VREF VBE (R2/R1) · ΔVBE电阻比R2/R1决定了补偿系数能够用版图匹配精确控制到千分之一级别这也是bandgap精度高于一般自偏置基准的根本原因。1.2 低功耗应用的电流预算画像搞清楚bandgap的基本原理之后就能明白低功耗为什么是件棘手的事。不同应用场景对bandgap电流预算的要求差别巨大我按自己接触过的项目整理了一个参考区间应用场景系统总功耗约束bandgap分到的电流预算温漂指标要求传统ADC/DAC/LDO几毫瓦级别1~5 μA10~50 ppm/°C车规传感器调理毫瓦级别0.5~2 μA20~80 ppm/°CIoT无线传感器节点几十微瓦50~200 nA50~150 ppm/°C可穿戴设备/植入式医疗几十微瓦30~100 nA80~300 ppm/°C能量收集供电系统10微瓦以下5~30 nA100~500 ppm/°C注意bandgap的输出精度会直接影响到ADC的参考电压、LDO的输出电压、比较器的翻转阈值等因此不能只看它自身功耗还要看它在系统里服务的对象的指标。比如一个12位ADC如果直接用bandgap做参考bandgap的温漂和噪声就会直接出现在转换结果里。我个人的感受是当bandgap预算低于200nA时传统BJT结构就开始力不从心低于50nA时基本上必须走全CMOS亚阈值或者精心优化的电流模式结构。这个分界不是绝对的和选用的工艺、可用的器件模型质量都有关系但作为设计初期的判断依据很实用。1.3 电流降低引发的连锁效应不只是“变小”那么简单很多新手容易低估的是电流降低后一系列器件参数的连锁变化。这里拆成三个层面来说。第一是BJT本身的特性变化。BJT的VBE表达式里有一个隐含的温度相关项它和偏置电流的绝对大小有关。电流从微安降到纳安级VBE的绝对值会下降约180mV因为VBE ≈ VT·ln(IC/IS)虽然一阶温漂大致保持不变但VBE的曲率会在低电流下更明显。另外纳安级偏置下BJT的电流增益β会明显下降高注入效应不再存在但低注入时泄漏电流占比变大基极电流的失配也会恶化匹配精度。第二是电阻面积的爆炸。以典型的Banba结构为例ΔVBE通常只有100mV出头要把支路电流压到50nA这个电阻需要做到2MΩ以上。一个2MΩ的高阻多晶硅电阻在普通工艺下可能要占用0.01mm²以上两个电阻就是0.02mm²以上这在现代芯片里是非常奢侈的。而且大电阻自身的寄生电容也大会影响环路的稳定性。第三是运放设计难度陡增。低功耗bandgap里运放尾电流可能只有几纳安到几十纳安这直接导致运放的单位增益带宽只有几十千赫兹甚至更低环路响应非常慢。更麻烦的是纳安级偏置下输入对管几乎必然工作在亚阈值区亚阈值区的失调电压比饱和区更大工艺偏差也更难预测。这就形成了一个死循环我们本来就需要运放的虚短来保证ΔVBE的精确性但低电流运放自身的失调反而成了误差的主要来源。2. 架构选型传统BJT结构低功耗化 vs 全CMOS亚阈值结构2.1 传统BJT结构如何向低功耗方向优化如果工艺库里提供了质量不错的寄生纵向BJT那么传统BJT结构通过一系列优化仍然可以在几百纳安级别做出性能不错的bandgap。我试过的几个有效手段包括一是用电流模式替代电压模式。电压模式Brokaw结构的输出电压直接是VBE加上PTAT电压节点电压高动态范围受限电流模式Banba结构先把ΔVBE转成PTAT电流再通过电流镜复制到输出电阻上优点是输出电平可以灵活设定低电源电压下也能工作。低功耗设计中电流模式几乎是必选。二是用大阻值电阻但控制总面积。可以把原本需要2MΩ的电阻拆成串联的四个500kΩ虽然在版图上占地面积没变但电阻的寄生电容会变小而且可以分段修调。如果工艺提供高阻多晶硅层面积还能进一步缩小。三是给BJT并联较大的面积来改善匹配。纳安级电流下单个BJT的VBE失配可以达到几百微伏这直接转换成输出的温漂误差。办法是把发射极面积做大——用多个BJT并联或者直接用一个大面积的BJT管。面积每增大一倍失配大约改善30%。四是增加修调电路。低功耗BJT结构的一阶补偿系数容易偏预留一个小的DAC或熔丝修调网络在测试阶段校准R2/R1的比值是保证量产良率的常用做法。我一般会预留至少5到6位修调位范围覆盖典型值的±20%。2.2 全CMOS亚阈值结构去掉BJT用MOS管做温度补偿当电流预算压到几十纳安级别时BJT结构就非常吃紧了这时全CMOS亚阈值结构几乎是必然选择。这个方案的核心思路是把工作在亚阈值区的MOS管当作“准BJT”来用利用其VGS的负温度系数和两个不同尺寸MOS管VGS之差的正温度系数完成传统BJT实现的补偿。亚阈值区MOS管的电流表达式可以简化为ID ID0 · exp(VGS/(n·VT)) · (1 - exp(-VDS/VT))其中n是亚阈值斜率因子典型值在1.2到1.6之间ID0正比于宽长比W/L。当VDS大于3VT左右时最后一项指数接近为1这时VGS近似为VGS ≈ VTH n·VT·ln(ID/(ID0))从这个表达式可以直观看出VGS随工艺阈值电压VTH漂移同时也随温度和偏置电流变化。负温度系数主要由VTH的温度特性和VT的温度特性共同决定典型值约-0.5到-1.2 mV/°C。两个不同宽长比的MOS管在相同电流下的VGS之差则有类似ΔVBE的正温度系数大小为n·VT·ln(N)其中N是两个管的宽长比之比或电流之比。用这个方案整个bandgap里不再需要BJT电路就更纯粹地由MOS管和电阻构成。最关键的是亚阈值MOS管在纳安级电流下工作得非常好——其实它本来就是为极低电流而生的工作区。整个bandgap可以做到总电流低于30nA甚至10nA级别也能工作这是BJT结构很难企及的。2.3 两条技术路线的对比与选型决策为了说清楚怎么选架构我整理了一个对比表格列出了两种路线在关键维度上的表现维度传统BJT结构电流模式全CMOS亚阈值结构最低可靠工作电流100~200 nA10~50 nA温漂指标一阶补偿后20~100 ppm/°C50~300 ppm/°C对工艺器件的要求需要高质量BJT常规CMOS即可失配敏感度主要依赖BJT和电阻匹配MOS的VTH失配影响更大设计复杂度中中高需要处理亚阈值特性量产可预测性较高中对模型准确性敏感修调需求推荐预留几乎必须预留我的选型经验是预算在200nA以上、系统对温漂有硬指标比如要求低于50ppm/°C的场景果断选BJT结构预算低于60nA、面积又紧张的场景全CMOS亚阈值是对的路线中间区间就取决于你手里工艺的BJT质量和模型精度了。如果模型对亚阈值区拟合得好全CMOS路线在这个区间也能做出不错的结果。另外值得提一句的是很多芯片里bandgap不是单独存在的它会和LDO、比较器、振荡器等模块一起构成电源管理单元。设计时可以把这些模块的电流需求统一规划比如让bandgap既给LDO提供基准电压又给振荡器提供偏置电流每个模块都不需要独立跑一份冗余的基准电路整体功耗可以再压下来不少。3. 实操案例一个50nA全CMOS亚阈值bandgap的设计全过程3.1 设计指标与拓扑选择我以最近做的一个能量收集芯片为例它的bandgap指标如下输出基准电压约0.5V误差±15mV总电流25°C时不超过50nA温度范围-40°C到85°C温漂指标一阶补偿后低于180 ppm/°C电源电压范围1.0V到3.6V线性调整率低于2%/V工艺0.18μm BCD工艺这个预算在BJT结构里属于绝对低区所以我选了全CMOS亚阈值路线。电路拓扑选择的是带自偏置电流镜的电流模式结构整体分成三个部分核心PTAT/CTAT电压产生网络、自偏置电流镜与运放的闭环调节、以及启动电路。拓扑的核心逻辑如下两条支路的NMOS管M1和M2工作在亚阈值区M2的宽长比是M1的K倍在相同电流偏置下两个管的VGS之差形成一个正温漂电压ΔVGS。这个ΔVGS加在电阻R1两端产生一路PTAT电流。同时M1自身的VGS负温漂通过电阻R2和另一路电流叠加最终在输出节点得到近似零温漂的参考电压。整体输出约0.5V比传统1.2V低这是低电源电压下必要的取舍。3.2 核心参数计算从指标到管子尺寸接下来是参数计算这部分是我觉得整个设计里最需要耐心的地方。第一确定亚阈值工作电流。总电流预算50nA留给两条核心支路各10nA运放10nA启动电路和分压网络20nA。这个分配比较均衡也能保证运放有足够的电流维持稳定性。第二计算ΔVGS的温度系数。前面提到两个尺寸比K的MOS管在相同电流下的VGS之差为ΔVGS n·VT·ln(K)取n1.4VT在25°C时约25.85mVK64则ΔVGS 1.4 × 25.85mV × ln(64) ≈ 1.4 × 25.85 × 4.159 ≈ 150.5mV正温漂系数为n·(k/q)·ln(K) 1.4 × 0.085 × 4.159 ≈ 0.495 mV/°C。第三计算M1的VGS温度系数。这个值不能只看手算——它强烈依赖工艺模型。根据同工艺此前流片数据在10nA偏置下一个尺寸适中的NMOS管VGS大约在480-520mV温度系数约-1.1 mV/°C。这个值我会在仿真里校准但初算时就按-1.1 mV/°C来定电阻比例。第四确定补偿条件。要让输出零温漂需要PTAT电压的温漂和CTAT的温漂相等。设PTAT电流I_PTAT ΔVGS/R1通过电流镜复制后注入输出节点产生PTAT电压同时CTAT电流I_CTAT VGS_M1/R3通过另一对电流镜注入同一节点。输出基准可写为VREF (ΔVGS/R1) · R_OUT (VGS_M1/R3) · R_OUT其中ROUT是输出节点到地的等效电阻由分压网络形成。对温度求导并令其为零(R_OUT/R1) · 0.495 (R_OUT/R3) · (-1.1) 0取R11MΩR32.2MΩ则两者温漂可近似抵消同时输出电压约为VREF (150.5mV/1MΩ) · R_OUT (500mV/2.2MΩ) · R_OUT如果需要VREF500mV反推可得ROUT约2MΩ。这就是输出分压网络的总等效电阻。第五验算功耗。核心支路电流10nA × 2加上运放10nA启动电路5nA分压网络5nA总计约40nA留了20%左右的设计余量。MOS管的沟道长度全部取到1μm以上以减少漏电和匹配误差。3.3 运放和启动电路的微电流设计技巧这个bandgap的运放是整个环路的核心但又必须把功耗压到最低。我的做法是采用经典的折叠共源共栅结构尾电流只有10nA输入对管尺寸取到20μm/1.5μm目的就是降低巴黎阈值下的失调电压。10nA尾电流下运放的跨导gm大约只有1μS级别单位增益带宽可能在几十kHz以下但bandgap环路本身不需要太高的带宽关键是保证相位裕度不低于50度这个要通过密勒补偿电容来完成补偿电容约0.5pF。运放失调是低功耗bandgap的致命伤。10nA尾电流下输入对管的VTH失配可能达到5到10mV直接折算到基准输出的误差大约在3%到6%。为了缓解这个问题图中的输入对管版图会刻意做成交叉耦合同时在电路级预留了修调电流源可以在测试时微调两输入支路的失衡。启动电路方面bandgap天生有零电流稳定态。最简单的启动方式是给核心支路注入一个短暂的小电流脉冲让环路脱离零稳态。低功耗设计里我不会用RC延时或复杂的时序电路而是用一个二极管连接的MOS管从电源到核心节点漏一个小电流稳态时启动管的漏电自然被主环路拉低。这个方法的代价是启动电流会随温度变化但实测下来在-40°C到85°C范围内都能可靠启动。3.4 仿真验证不能只跑一个corner仿真阶段有几个步骤我觉得不可跳过。第一是DC温度扫描。温度从-40°C到85°C步长5°C得到VREF随温度变化的曲线从中提取一阶温漂系数。好的现象是曲线呈弱抛物线形——这意味着二阶曲率还有修正空间如果曲线是严重下弯或上弯首先要检查是不是某条支路退出了亚阈值区。第二是电源电压扫描。从1.0V扫到3.6V观察VREF的变化。线性调整率超标通常有两个原因电流镜的有限输出阻抗以及支路电阻的分压随电源变化太大。解决前者可以用cascode电流镜但这会消耗电压余量所以1.0V低压下cascode不现实更实用的方案是加一条前馈补偿支路。第三是工艺角仿真。我习惯把工艺角组合跑全TT、SS、FF、SF、FS五个工艺角每个工艺角再叠加-40°C、25°C、85°C三个温度共15个组合。重点看这15个组合下启动是否成功、基准电压是否落在目标区间、温漂是否在规格内。这个矩阵能暴露大多数电路问题比如某些角落运放增益不够或相位裕度不足。第四是蒙特卡洛仿真。针对器件的失配和工艺波动我一般跑200组。重点观察两点一是VREF的分布是否覆盖了设计修调范围二是温漂系数的分布如果3σ温漂超过规格就要回头调整补偿电阻比例或增加修调位宽。3.5 版图布局纳安级电流下的细节决定成败纳安级电流对版图寄生的敏感度远高于普通模拟电路这里有几个特别值得注意的点。第一是隔离和保护环。亚阈值MOS管的沟道漏电流本身只有纳安级如果周围电路的噪声耦合进敏感节点哪怕皮安级别的干扰都会影响精度。因此核心MOS管和运放输入对的外围必须加保护环通常是接地的N阱环加P环双层保护把衬底噪声隔在电路之外。第二是敏感节点屏蔽。输出基准节点和反馈节点要走尽量短的金属线避免与时钟信号或数字信号的长距离平行走线。万不得已必须交叉时用接地的金属层隔开。我在老工艺上吃过这个亏——一条从运放输出到栅极的走线跨过了一个频繁翻转的信号线结果基准电压上出现了十几个毫伏的毛刺。第三是电阻匹配。R1、R3和输出网络的电阻之间的匹配直接决定温漂补偿效果必须使用同一类型电阻做成阵列形式并添加dummy保证周围环境一致。两个关键电阻的比值建议做到1%以内的匹配精度否则修调电路也未必能完全挽救。第四是漏电路径审查。芯片工作在纳安级电流时ESD保护二极管的漏电流、阱到衬底的结漏电、甚至金属pad下方的场氧漏电都会对精度产生影响。版图完成后要专门检查哪些节点电压最高的区域有寄生二极管形成的漏电路径必要时在顶层加屏蔽层或调整布局。4. 实测踩坑记录这些坑你大概率也会遇到如果仿真都过了就以为万事大吉那属实太天真了。流片回来的实测阶段才是低功耗bandgap真正显形的地方。把我的踩坑记录整理成一份速查表方便各位对照排查现象可能原因排查方法解决办法上电后基准电压为零或极低启动电路失效陷入零稳态用示波器看启动瞬间节点波形加大启动管注入电流检查各工艺角启动条件基准电压明显偏低超30%某支路退出亚阈值区或电压余量不足测各支路电流和关键节点电压调整电流镜尺寸降低支路压降温漂曲线严重失真非抛物线补偿电阻比例偏离设计值对比多片样品的温漂曲线通过修调电阻比值校准电源电压升高时基准跳变电流镜输出阻抗不足观察电源电压扫描波形改为cascode电流镜电压余量允许时基准输出上有周期性纹波环路振荡测量计算运放相位裕度加大补偿电容或调整零点位置实测温漂和蒙特卡洛仿真偏差大封装应力或芯片表面漏电对比封装前后测试数据版图增加应力释放槽改善钝化层工艺低温或高温下启动时间异常启动管电流随温度变化过大扫温度观察启动波形设计温度系数更平坦的启动电路待机电流比预期大很多某个漏电路径未被建模逐一断开模块定位漏电来源修版图或加金属层屏蔽这里面最让我印象深刻的是一次低温启动失效。仿真在-40°C下明明启动正常实际芯片在-30°C左右上电后基准电压起不来折腾了好久才发现是启动管的VTH随温度下降而上升导致低温下注入电流不足无法打破零稳态。从那以后我设计启动电路时都会强制要求在FF corner的低温下还有至少3倍余量的注入电流。另一个高频率问题和封装应力有关。低功耗bandgap对机械应力更敏感因为纳安级电流下应力引起的压阻效应对电阻和MOS管参数的影响相对更大。实际表现为同一批芯片封装前温漂特性很好封装后温漂明显变差。解决思路是版图上让敏感电阻和MOS管远离芯片边缘和封装引脚同时在芯片边缘加应力释放槽seal ring内的切槽能显著降低传递到核心电路的机械应力。5. 设计经验与进阶思考最后聊几个我在多次迭代里总结出来的判断准则不一定全面但对新人应该有帮助。第一是误差预算表。开始设计前先做一个误差预算表把VREF的误差来源全部列出来——运放失调、VTH失配、电阻失配、电流镜失配、温度系数残差等每一项目前估算一个值累加后对照总指标。如果累积误差超标就提前知道该在哪方面下功夫而不是流片出来后才去猜。经验表明低功耗bandgap里运放失调往往占误差的大头在纳安级电流下尤其如此。第二是修调方案必须提前设计。低功耗bandgap即使在仿真里看起来完美实际芯片也会因为工艺波动偏离设计值。预留修调位是必须的修调网络本身也要考虑其漏电对功耗的影响。我常用的是PMOS管串联电阻到地的开关网络关闭时漏电在皮安级对总功耗几乎无贡献。第三是测试方案要一开始就想好。纳安级电流的测量对探针台、PCB漏电和测试设备都提出了苛刻要求。我自己吃过一次亏在普通PCB上直接裸测bandgap电流结果PCB本身的表面漏电就有几十纳安完全淹没了待测电路的真实功耗。后来改用三轴屏蔽测试盒在探针台上做测量数据才干净。低功耗bandgap这个模块原理书上一个多小时就能讲完但要做好需要的是对细节的极致把控。从电流预算分配到误差预算制定从仿真矩阵设计到版图抗扰布局每一环都可能决定最终的流片成败。希望这篇整理能让你少走几步弯路。如果后续做完测试也欢迎年后来聊聊实测数据的对比情况。