简介面向高精度模拟信号链设计人员、硬件工程师及电子竞赛备赛者这套基于LTC2756、LTC6244、LTC6655的18位乘法串行输入电流输出数模转换器模块工程文件从原理图到PCB完整呈现了高分辨率模拟输出通道的典型设计。该模块采用四层板工艺板卡尺寸设置为66毫米乘39毫米可适用于精密仪器、数据采集、工业控制等需要低噪声、高线性度模拟输出的应用场景。压缩包内共包含13个文件以Altium Designer工程文件为框架其中包括两款原理图文档、两款PCB文档、对应的元件库与集成库以及预览文档、结构文件和一枚Excel清单包体大小约902KB。工程文件组织结构清晰便于快速检索和复用。当前已有166人学习下载适合作为学习高精度DAC电路设计和模拟PCB布局布线的参考范例。通过研读这套工程可详细了解LTC2756电流输出DAC与LTC6244运放、LTC6655精密基准源的信号连接和电源退耦方式并借鉴四层板地平面分割与模拟走线策略有助于缩短自主设计中的排查时间与开发周期。 做高精度模拟源的时候16位DAC有时候真不够用。10V满量程下16位对应152µV一个码听起来很小可一旦带负载、温度变化有效精度很容易缩水到14位以下。所以我一直在找一个能稳住的方案这次直接用18位串行乘法电流输出DAC LTC2756做核心配合双路低噪声运放LTC6244和超低噪声基准LTC6655完整画了一块独立模块。LTC2756负责真正的18位分辨率LTC6244把电流输出干净地变成电压LTC6655不拖后腿地提供参考电压源。这篇记录整个设计过程从三颗芯片的分工逻辑、原理图细节到PCB布局布线的具体处理再到打样后实测遇到的各种问题希望对正在选型或者纠结布局的工程师有点帮助。1. 为什么是三颗芯片的组合18位DAC模块的选型思路1.1 现成模块的遗憾与DIY的出发点市面上能买到的DAC模块多数以16位为主真正标称18位的模块少且贵。更麻烦的是模块的输出范围、基准电压、滤波特性都是厂家固化的方案想调整到适合自己的系统非常困难layout也已经定死无法针对高精度需求做专项优化。与其被模块约束不如自己画板子把核心器件握在手里每一处走线、每一个去耦电容都能按18位精度的要求去处理。设计目标我定得很明确单极性0~2.5V输出基准选LTC6655-2.5。18位分辨率下1LSB是2.5V除以262143约等于9.5µV。这个量级的电压变化意味着系统噪声预算必须控制在几个µV以内电源纹波、地噪声、数字串扰都可能直接淹没信号。正因为目标这么紧芯片选型才不敢含糊三颗芯片各管一段形成一条完整的高精度链路。1.2 LTC2756电流舵架构与内部校准是精度基石LTC2756最吸引我的两点一是内部集成了精密电阻网络二是电流舵架构天然适合高精度。它是一款18位无失码的乘法DACINL典型值在±1LSB左右这样的线性度指标靠外部搭电阻网络几乎不可能实现因为要匹配到18位级别分立电阻的成本和面积都不可接受。电流舵架构的核心是输出电流信号而不是电压信号精度不直接受运放输出级影响但代价是必须有外部I-V转换电路。好在LTC2756内部有配套的反馈电阻外部只需加运放就能得到不同输出范围。它还支持软件可编程的四象限乘法模式VREF除了直流电压外也能输入AC信号用于增益调整和波形衰减应用。内部校准电路是这颗DAC区别于普通型号的重要特性。18位DAC出厂时的失调误差和增益误差虽然不大但高精度场合照样会吃掉几个LSB。LTC2756可以在系统层面做校准把残余误差压到更小这也是我选它而不是普通18位DAC的原因。1.3 LTC6244与LTC6655I-V转换和基准源的搭配逻辑I-V转换运放层面LTC6244是双路低噪声CMOS运放噪声典型值7nV/√Hz增益带宽积50MHz输入偏置电流在pA级别。I-V转换最关心两件事低噪声和低偏置电流。偏置电流流过反馈电阻会产生直流误差即便反馈电阻用到10kΩpA级偏置电流带来的误差也只有几十nV完全可以忽略。50MHz带宽对DAC输出信号的建立时间也有保证不会在切换码值时拖泥带水。LTC6655则是超低噪声精密基准源0.1Hz到10Hz的噪声典型值在0.3ppm量级温漂系数低至个位数ppm/°C。基准噪声是整个系统的底线——DAC自身的量化噪声已经很干净了如果基准在输出端抖动那就是给所有代码叠加了一个公共噪声源。以2.5V基准为例0.3ppm对应的噪声大约0.75µV这才能匹配9.5µV的LSB。简单说三颗芯片的分工很明确LTC2756负责分辨率和线性度LTC6244负责把电流无失真地转换成电压LTC6655负责提供一个足够干净的尺子。缺一不可任何一颗拖后腿整个模块的精度表现都会打折扣。2. 原理图设计从SPI时序到模拟链路的每一处细节2.1 电源树设计数字、模拟与基准各走各路18位系统对电源的要求不是能工作这么简单而是纹波和噪声必须在µV级别。我的做法是整块板子用三路LDO数字电源单独一路给LTC2756的DVCC和MCU侧供电模拟电源一路给AVCC和LTC6244基准输入电源甚至单独用一路低噪声LDO。LTC2756的AVCC和DVCC引脚虽然是分开的但物理上还是一颗芯片数字噪声很容易通过共用衬底耦合到模拟部分。所以两个电源引脚必须分别接不同容值的去耦电容AGND和DGND在芯片下方用单个焊盘汇合到一个地平面避免形成地环路。LTC6244的电源去耦同样不能省100nF陶瓷电容放在电源引脚旁边10µF钽电容放在稍远位置覆盖不同频段的去耦需求。LTC6655的输出端我加了一级RC滤波实测对基准噪声抑制效果明显。取值上建议用10Ω电阻串10µF电容极点频率约1.6kHz既能滤掉宽带噪声又不会带来明显的建立时间问题。注意基准芯片的输入电源质量同样影响输出噪声不要用开关电源直接供电LDO的电源抑制比在高频段会逐渐下降必要时可以再加一级LC滤波。2.2 I-V转换电路计算增益、补偿与输出范围以0~2.5V单极性输出为例VREF取2.5VLTC2756内部R-2R网络的等效电阻是10kΩ因此满量程输出电流约250µA。这个电流经过反馈电阻转换成输出电压如果反馈电阻也是内部10kΩ匹配电阻运放输出端就得到约2.5V满量程电压。实际极性取决于ROFS引脚的接法数据手册给出了多种参考电路单极性正输出、双极性正负输出都能通过换接法实现我在原理图里把ROFS和VREF的连接做成跳线选择方便调试时切换。反馈电容的选择会影响I-V转换的稳定性。运放反相输入端对地存在DAC输出电容和运放输入电容加起来可能有几十pF这会引入一个极点导致闭环不稳定。标准做法是在反馈电阻两端并联一个几pF的补偿电容我用1pF起步观察输出波形是否有振铃没有振铃就保持有的话再微调。电容太小会欠补偿输出有尖峰电容太大会吃掉带宽使DAC切换后的建立时间变长。这个值没有固定答案跟layout寄生参数有关必须实测调整。LTC6244是双通道运放一路做I-V转换另一路可以留作输出缓冲、反相或者二阶滤波我的板子上第二路做了单位增益缓冲再送到输出连接器这样外部负载不会直接影响主运放的工作状态。2.3 SPI接口与菊花链数据正确进入18位寄存器LTC2756是串行输入接口18位数据宽度SPI兼容最大时钟频率50MHzCLK上升沿采样数据。MCU侧我预留了3.3V和5V两种电平兼容配置因为DAC的数字引脚允许范围较宽但最好还是根据主控单片机的电平来匹配。CS引脚低电平有效所有时钟活动都必须在CS拉低之后进行数据按MSB先出的顺序送入。CLR引脚是异步清零低电平有效调试阶段我建议先拉高禁用避免上电瞬间意外清空DAC寄存器。DOUBLECHARGE引脚控制DAC输出瞬态性能置高可以加快转换速率但会增加毛刺置低则毛刺更小但建立稍慢高精度测量场景优先选择低毛刺模式。如果以后要扩展多通道LTC2756的SDO引脚支持菊花链级联后一片的DIN接前一片的SDO就可以共用同一组SPI总线这个功能在原理图阶段就要把SDO引出来不然后期飞线很痛苦。3. PCB布局布线18位精度是画出来的不是焊出来的3.1 层叠结构与完整地平面的优先级这块板子我直接用四层顶层信号、第二层完整地平面、第三层电源平面、底层信号。核心原则是第二层地平面绝不分割。很多工程师习惯把模拟地和数字地在平面上直接切开美其名曰隔离实际上地平面一旦被切断回流路径立刻变长等于人为制造了一个大天线。高频信号的回流电流永远走阻抗最小的路径也就是信号线下方的地平面投影区域。如果地平面被切开回流只能绕一个大圈环路面积变大的后果是既容易被外界噪声耦合进来也容易把DAC自身的数字开关噪声辐射出去。在18位系统里这种噪声很容易超过µV级直接毁掉整个精度设计。正确的做法是器件分区数字器件和数字走线集中布局在板子左侧模拟器件放在右侧中间不需要物理隔离槽地平面保持连续即可。电源平面分成几个区域分别走AVCC和DVCC注意电源平面边缘不要出现狭长的孤岛那是噪声的聚集地。3.2 模拟与数字分区让回流电流有路可走SPI数字线从连接器进入板子后先经过数字器件区域再走到LTC2756的数字引脚侧不要横穿模拟区。LTC2756的底部有裸露焊盘必须可靠接地这个焊盘既是散热通道也是电气连接点PCB封装里一定要给够散热过孔推荐在焊盘中心区域打9个左右的过孔阵列孔径0.3mm过孔不要盖油否则焊接时气泡会把芯片顶起来。运放和基准必须放在DAC的模拟侧尽量靠近IOUT和VREF引脚。反馈路径大部分在DAC内部完成外部走线只有IOUT到运放反相输入端这一小段这段线越短越好宽度可以适当加粗到10mil以上减小寄生电阻和电感。运放的反馈电阻到输出连接器之间走线保持畅通避免被数字走线夹在中间。3.3 基准与输出高阻节点的走线保护策略基准输出到DAC VREF引脚的距离直接决定基准信号收到的干扰程度。这条线我做了包地处理两侧各有一条地线保护间距保持2倍线宽以上。包地的意义是让邻近的电场耦合通过接地线泄放掉而不是耦合到基准线上。数字时钟信号和DIN数据线严禁与基准走线平行尤其不能长距离平行。运放反相输入端是整个板子上最敏感的高阻节点它接收DAC的微小电流信号任何耦合进来的电荷都会变成电压误差。除了缩短走线我还在这个节点周围加了一圈环形地线做保护环把高阻节点完全围起来。保护环的电位是地相当于给敏感节点穿了一层法拉第笼实测对毛刺抑制有明显改善。ROFS引脚的走线同样需要注意它决定了DAC的输出范围精度最好也做成短而粗的走线不要穿其他信号过孔。3.4 去耦电容摆放的实测心得电源去耦电容的位置比容值更重要。100nF陶瓷电容必须放在电源引脚1mm以内走线先过电容再到引脚这样高频电流路径最短。10µF大电容可以放在2~3mm外负责低频段的能量存储。这个先小后大的摆放方式我实测下来比反过来要好得多原因是小电容的ESL低高频阻抗低离引脚越近效果越好。基准输出端的RC滤波电容我用了C0G材质的陶瓷电容。X7R电容在直流偏压下容值会衰减到标称值的一半以下C0G几乎没有这个问题而且压电效应低得多。另外这个电容不要贴在板边或者靠近安装孔的位置因为PCB板在应力下会产生微小的机械形变C0G电容虽然压电效应小但任何微振动都会在ADC或者DAC系统里留下痕迹物理隔离是最后的屏障。4. 打样、焊接与实测调试中的真实问题4.1 首次上电先查什么基准源与电源纹波板子回来后先别急着焊LTC2756那是最贵的器件要先确认周边环境没问题再上。我只焊LTC6655和LTC6244上电后第一时间用万用表量基准输出应该稳定在2.5V。然后用示波器AC耦合档看基准的纹波和毛刺如果看到几百kHz以上的高频尖峰先查基准输入端的RC滤波和LDO的输出噪声。电源纹波检查也很关键我习惯用示波器20MHz带宽限制看LTC6244的电源引脚上有多少毛刺。实测发现如果毛刺超过5mV后面DAC输出端大概率会有对应噪声。这时不要急着调DAC先解决电源问题。LDO输出端加一级LC滤波通常能压住或者把去耦电容的位置重新调整。确认电源和基准干净之后焊上LTC2756用最小程序给DAC写全零测量输出端电压理论上是0V附近接着写满量程应该接近2.5V。这个测试能快速发现焊接问题和基本功能问题。4.2 SPI通信排查数据错位、时钟毛刺与时序余量SPI通信是调试阶段最常见的坑。如果你的MCU SPI配好了但输出没反应先别怀疑DAC坏了按照下面顺序排查现象可能原因排查方法完全无输出CS时序不对时钟提前于CS低电平用示波器同时看CS和CLK确认CS拉低后至少保证一个时钟周期的间隔再产生CLK输出值不对CPOL/CPHA极性配置错误对照数据手册时序图确认CLK空闲电平和采样沿切换SPI模式测试偶发跳动CLK/DIN走线过长或串扰降低SPI速率到1MHz测试给CLK/DIN串联33Ω电阻抑制振铃写寄存器后清零CLR引脚悬空或干扰CLR必须接高电平不能悬空我第一次调试时遇到的现象是写入0x3FFFF后输出只在中间值排查半天发现是CPOL配置反了DAC在下降沿采样而MCU按照上升沿发送导致数据每bit错位。后来把SPI模式改过来输出立刻正常。CLK走线如果跨过模拟区还可能出现数据偶发错误这时候把速率降下来最有效毕竟18位数据量不大低速并不影响实际使用。4.3 线性度和噪声验证如何判断板子是否达标基础功能正常后需要验证模块的真实精度。没有24位ADC的话用台式六位半万用表也可以测得比较合理的数据。方法很简单写一个斜坡程序从0递增到满量程每步间隔50ms让输出稳定记录万用表读数观察步进是否均匀。18位的9.5µV步进六位半万用表分辨率100nV级别完全能分辨出来。噪声验证分两步。第一步看静态噪声固定输出中间码用示波器AC档看输出噪声幅度正常应该在几十µV以内。如果看到低频缓慢漂移多半是基准的问题如果看到高频毛刺可能是电源去耦不足或者数字串扰。第二步做全码范围扫描从全零到满量程分几十个点测量把INL误差画出来如果出现周期性波浪那通常是基准或电阻网络的热梯度问题检查板子上有没有局部过热点。实测中我发现一个问题输出在中间码附近会出现周期性的台阶像阶梯状噪声。排查后确认是数字地回流路径没有处理好SPI信号线下方恰好在模拟区附近有过孔换层回流路径绕了远路把数字噪声带进了模拟信号通路。调整布局后这个现象基本消失这也印证了前面说的地平面完整比什么都重要。如果让我重新做一版我会把SPI接口和模拟输出之间的隔离再加强一些直接用隔离芯片把数字侧完全隔开这样数字噪声连进入模拟区的机会都没有。另外测试时建议先把SPI速率降到1MHz做功能验证排除layout串扰因素后再提速度可以省下很多排查时间。18位DAC不是焊完就有18位精度layout、电源、基准缺一不可每一处细节都在决定最终你能不能拿到那几个µV。本文还有配套的精品资源点击获取