从 DAC 到 GUI一套开源相控阵雷达【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADARAERIS-10PLFM_RADAR是一套完全开源的 10.5 GHz 相控阵雷达系统原理图、PCB、FPGA、MCU 固件与 Python GUI 全部开放让波束成形、脉冲压缩、多普勒处理这些过去只存在于商业产品里的雷达技术可以被个人动手复现。项目速写AERIS-10 分两个版本Nexus 版探测距离 3 公里配 8×16 贴附patch天线阵Extended 版把探测距离拉到 20 公里换用 32×16 介质填充缝隙波导阵列并外挂 16 块 10W GaN 功放板。两版共用 10.5 GHz 载频支持 ±45° 电子波束扫描外加步进电机驱动的 360° 机械旋转。技术栈横跨硬件与软件KiCad 画原理图与版图Verilog 写 FPGA 逻辑Xilinx XC7A50TC/C 写 MCU 固件STM32F746Python 写仪表盘Tkinter/PyQt6。授权上硬件与软件分开硬件文件走 CERN-OHL-P软件固件走 MIT两者都允许修改与转售只需保留原始版权声明并以相同许可证分发。硬件线 软件线硬件线分三层。天线patch 阵列与缝隙波导阵列各有独立设计原理图与版图放在 Antennas 子目录。射频链路DAC 输出 PLFM 啁啾LTC5552 混频器负责上变频与本地下变频ADAR1000 移相器对 16 通道做波束控制ADTR1107 前端芯片同时担任接收低噪放与发射功放。PCB 分层电源板、频综板、主板分开设计Extended 版再叠 16 块功放板生产用的 Gerber 与 BOM 集中在生产文件目录。软件线同样三层。MCU 固件负责上电/下电时序、AD9523-1 时钟发生器与 ADF4382 频综配置、16 路功放漏极电流闭环校准以及 GPS、IMU、气压计的对接。FPGA 逻辑读 ADC 原始数据完成 I/Q 下变频、CIC/FIR 抽取滤波、脉冲压缩、多普勒 FFT、MTI 与 CFAR 检测再经 USB 输出。Python GUI实时显示 64×32 距离-多普勒幅值热图、CFAR 目标叠层与距离瀑布支持 HDF5 录制和数据回放内置不依赖硬件的演示模式。三条上手路线嵌入式背景先看9_Firmware/9_1_Microcontroller目录下的驱动与 main 源码再进 tests 子目录用make构建主机侧单元测试——整套测试在 PC 上就能跑不烧板子也能验证改动配合STM32_ALGO.docx里的算法说明对照阅读。FPGA 背景把9_Firmware/9_2_FPGA目录中的radar_system_top.v当作事实来源操作码取值、位宽、复位默认值都定义在这一个文件里先在本地跑run_regression.shiverilog看各测试台状态再逐个读tb/下的用例。纯 Python 背景9_Firmware/9_3_GUI是最平缓的入口。直接运行GUI_V65_Tk.py默认就是 mock 模式不接硬件也能看到完整的距离-多普勒图加--demo参数会生成模拟运动目标。smoke_test.py也有无硬件模式可以走一遍 FPGA 自检流程。拿它做什么场景用法教学演示模式完整跑一遍脉冲压缩、多普勒与 CFAR学生无需硬件即可理解相控阵雷达的信号链科研验证改啁啾参数、换检测算法用真实射频链路验证想法产品原型3 公里版做安防监控、无人机避障与短距测距的原型平台关键参数与仿真工作频率10.5 GHzPLFM 啁啾阵列规模8×16 patchNexus/ 32×16 缝隙波导Extended探测距离3 km / 20 km波束控制±45° 电子扫描 360° 机械旋转输出功率约 1W×16Nexus/ 10W×16ExtendedGaN数据接口FT2232H USB 2.0目录地图原理图与版图入口4_6_SchematicsGerber / BOM 生产文件4_7_Production FilesMCU 固件与单元测试9_1_MicrocontrollerFPGA RTL、约束与回归脚本9_2_FPGAPython GUI 与协议层9_3_GUI射频与天线仿真脚本5_Simulations架构与上电调试文档docs答疑与避坑Q搭建一套要多少预算A主要开销在射频器件与 PCB 加工整机大致在 500 到 1000 美元量级具体以生产文件目录里的 BOM 为准。Q没有雷达经验能参与吗A可以。补文档、优化 GUI、整理测试数据都不要求射频背景先从 GUI 演示模式和四套测试跑通开始对项目整体先有体感。Q学习曲线陡不陡A仓库按层拆开每层有独立入口——嵌入式从驱动单元测试入手FPGA 从回归脚本入手Python 从 mock GUI 入手不必按顺序学完。Q硬件设计变更怎么处理A硬件走 CERN-OHL-P提交 PR 时要附上仿真或测试数据说明变更理由docs 里的 bring-up 记录留了不少实测可对照着看前人踩过的状态。一个常见坑全系统时钟都由 AD9523-1 相位对齐地分发给频综、DAC、ADC 和 FPGA任何一路参考没对齐中频与时间基准就会漂移距离门位置跟着乱。上电调试时先查时钟树再怀疑后级。参与贡献贡献流程是clone 仓库后从develop分支切主题分支main只放发布版推送前在本地跑齐四套 CI——Python lint 与单测、FPGA 回归、MCU 单测、跨层契约测试全部通过才能合入。任务分两类轻量级如补文档站、整理测试数据、调 GUI 交互重量级如优化信号处理算法、给 FPGA 加新的处理 IP、做硬件改版。具体规范先读 CONTRIBUTING.md。项目目前是 alpha 状态部分功能仍在开发但每一层链路都能独立验证。建议先跑通 GUI 的演示模式看一眼距离-多普勒图再回头翻radar_system_top.v的源码。【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR创作声明：本文部分内容由AI辅助生成（AIGC），仅供参考
