做视频采集设备这些年我最常被问到的需求就是“要一块双通道的采集卡”。这词听起来很专业但拆开看就是两路 SDI 信号同时采进电脑。真正做过这行的人都知道名字越简单后面坑越深。双通道意味着两路信号要在同一块板上跑时钟、同步、音频、带宽任何一个环节没处理好画面就会出现那种“一会在左一会在右”的跳变或者干脆黑屏。这篇文章我打算把 Dual-Channel 3G-SDI Video/Audio Capture Card 从需求分析、芯片选型、原理设计到驱动调试完整捋一遍把我踩过的坑和验证过的方案都写出来。想自己做采集卡的硬件工程师、正在选型的嵌入式开发者或者只是好奇“SDI 采集卡里面到底有什么”的朋友都能在里头找到有用的东西。1. 先拆需求双通道采集到底是给谁用的1.1 “双通道”不是把两路贴在一起那么简单很多刚接触这个项目的人会有个误区既然单通道采集卡能做那双通道不就是把同样的电路复制两份吗这话只对了一半。硬件上确实可以复制两份前端但真正难的是两路信号采集进来之后怎么保持同步怎么让软件层认为是“一个设备而不是两个设备”以及怎么处理两路信号同时占用的 PCIe 带宽。这个问题的本质在于SDI 是串行视频接口信号本身是异步的。两路摄像机的时钟不可能天然对齐而应用层比如导播软件、医疗影像系统往往要求两路画面在时间上严格对齐。如果只是把两块单通道卡插在主板上上层软件会看到两个独立的设备时间戳是各走各的画面上就会出现几毫秒甚至几十毫秒的偏差。对于直播导播、手术影像这类对同步性有硬性要求的场景这种偏差是完全不能接受的。所以双通道采集卡的第一个价值点不是“省一个 PCIe 插槽”而是提供一个真正意义上的同步双路采集方案。硬件上需要在 FPGA 或采集芯片里做帧同步/FIFO 对齐软件上需要让两路信号携带统一的时钟基准。只有把这两层做对了双通道才是真双通道。另一个容易被忽视的场景是“独立通道采集”。有些需求方嘴上说“双通道”实际想的是两路完全独立的信号各自录各自的互不干扰。这种需求听起来比同步型简单但实现上也有麻烦两路不同格式的信号比如一路 1080p50一路 720p60要能在同一块板上自动识别各自完成格式解析、嵌入音频解嵌还要保证一路信号闪断时另一路不受影响。这比两路全跑同一个分辨率要麻烦得多。所以拿到这个项目第一件事不是画原理图而是问清楚“双通道”的三个关键指标两路是否需要帧同步、是否需要独立的音频解嵌、是否支持两路不同格式同时输入。这三个答案直接决定整个硬件架构。1.2 为什么是 3G-SDI而不是 HDMI 或 12G-SDI做产品选型的时候需求方经常拿着一堆“高大上”的规格过来开口就是“我要 4K”。但是被现实摩擦过几次之后你会发现 3G-SDI 在专业视频领域依然是性价比之王。3G-SDI 的标准速率是 2.97Gbps能无损承载 1080p60 或者 1080p50 的 YUV 4:2:2 信号这是专业视频制作里最常见的格式。绝大多数医疗内窥镜、广播级摄像机、视频会议终端的输出都是这个级别。HDMI 在这类场景里为什么不受待见最核心的原因是传输距离和连接可靠性。HDMI 线超过 15 米基本就看运气了而且接口本身不锁定设备搬动的时候容易松脱。SDI 用的是 75Ω BNC 同轴线标准的 SDI 线缆跑 100 米非常轻松接口又是卡口式锁定结构现场碰一下不会掉信号。在演播室、手术室、监控机房这种“线到处飞”的环境里SDI 的可靠性优势是压倒性的。那为什么不直接上 12G-SDI 做 4K答案就一个字钱。12G-SDI 速率是 11.88Gbps物理层设计难度、PCB 板材要求、芯片成本全部翻倍。而且大部分实际使用场景里最终输出设备仍然是 1080p 的监视器和编码器。也就是说你花大价钱做了 4K 采集到了下游全被降级成 1080p那这钱基本就白瞎了。3G-SDI 双通道刚好卡在“成本、性能、需求”三者的平衡点上这也是它在市场上长期不过时的原因。2. 信号链路里的门道3G-SDI 和嵌入音频的核心原理2.1 一条链路讲清楚 3G-SDI 信号长什么样先把 3G-SDI 的信号模型讲明白。SDI 本质上是一种串行数字视频接口发送端把并行的视频数据Y、Cb、Cr 分量外加消隐期的辅助数据经过 scrambler 和 NRZI 编码后变成一路 2.97Gbps 的串行比特流透过 75Ω 同轴线传出去。接收端的采集卡拿到这个比特流之后要先做均衡EQ补偿线缆损耗再做时钟恢复CDR把数据时钟找出来然后解串Deserialize还原成并行数据最后经过 descrambler 恢复出原始的 YUV 数据流。这里有个容易忽略但非常关键的点SDI 的串行数据率和像素时钟是严格挂钩的。拿 1080p60 来说像素时钟是 148.5MHz每个像素对应 10bit Y、10bit Cb、10bit Cr再加上时序控制信号算下来串行速率正好是 2.97Gbps。这就意味着采集卡接收端必须严格锁定发送端的时钟不能有任何偏移。接收端的时钟恢复电路本质上就是一个 PLL它从输入数据流里提取时钟边沿再锁定到本地 VCXO。我在项目中见过一个非常典型的失败案例一块采集卡在某款摄像机下一切正常换了一个品牌的摄像机以后画面开始出现随机水平条纹。定位了很久最后发现是接收端锁相环的环路带宽太宽对前端均衡器的低频抖动过于敏感。换成带宽更窄的锁相环配置之后问题消失了。这说明 SDI 接收链路是一个整体任何一个模块的带宽参数不匹配都会在画面上表现出随机性很强的异常。2.2 嵌入音频视频信号的“顺风车乘客”SDI 的优势之一就是可以同时传输视频和音频省去单独布音频线的麻烦。音频数据不是独立传输的而是以辅助数据包的形式嵌入到视频信号的消隐期里跟视频共用同一根同轴线。这就是所谓的“嵌入音频”标准定义在 SMPTE 299M 里。音频数据包在消隐区里的位置是固定的通常放在每一行的水平消隐区间。每个音频数据包包含前导码、音频通道号、采样数据、校验和信息。在 3G-SDI 下一条链路最多可以承载 16 通道的 PCM 音频采样率可以是 48kHz 或者 96kHz。嵌入式音频的难点在于视频和音频是“并行”到达的但在采集端要把它们拆开分别送到视频处理链和音频接口还要保证两边的时序对齐。我在设计双通道采集卡的时候音频处理是一个反复斟酌的地方。主流做法是在 FPGA 里做解嵌de-embedder把音频数据从视频流里抓出来写入一个 FIFO然后通过 I2S/TDM 接口输出给音频编解码芯片或直接传给 SoC 的音频控制器。这里最关键的是 FIFO 深度设置。如果 FIFO 太浅瞬时抖动可能导致音频丢采样如果太深视频和音频的延迟差异会被拉大出现“口型对不上”的观感。我一般把 FIFO 深度设计成能吸收至少 4ms 抖动同时在驱动层通过 PTS呈现时间戳机制做音视频对齐。实际调试中音频问题往往比视频更隐蔽。视频有问题你一眼就能看到音频不同步却要盯着画面里的声源和波形慢慢找。我吃过一次亏某次测试时嵌入音频的采样率实际是 48kHz但我们在驱动里硬编码成 44.1kHz 去打包 USB Audio结果声音全部变调。这种问题只靠耳朵听很难定位后来我在驱动里加了采样率检测逻辑从音频数据包的字头里读真实采样率才把问题根治。2.3 时钟恢复与阻抗匹配两个最容易翻车的物理层细节物理层设计是我每次画原理图前都会反复跟自己强调的部分而时钟恢复和阻抗匹配又是物理层里最容易翻车的地方。3G-SDI 的速率高达 2.97Gbps信号完整性问题会被极度放大。先讲时钟恢复。接收端的 CDR 电路需要从接收到的比特流中提取时钟而 3G-SDI 使用的是 NRZI 编码意味着信号里可能长时间没有跳变连“0”或连“1”。SMPTE 标准里规定 SDI 信号要经过 scrambler 处理保证数据流的 DC 平衡和足够多的跳变沿但即便如此CDR 的 PLL 带宽设计依然需要仔细推敲。PLL 带宽太宽抖动抑制能力差带宽太窄环路的锁定时间太长上电后画面出现的时间会拖到好几秒。我在项目里一般会把环路带宽设在 2~4MHz实测锁定时间在 200ms 以内抖动抑制也能满足要求。再讲阻抗匹配。SDI 是单端 75Ω 信号不是差分的。PCB 上从 BNC 接口到采集芯片之间的走线必须严格做成 75Ω 阻抗的微带线或带状线。很多人第一次做 SDI 板卡时想当然地用差分 100Ω 的走线习惯去拉线结果回波损耗超标长线缆下画面直接黑屏。还有一个细节是 AC 耦合电容。SDI 接收端一般都会串一个 0.1μF 的隔直电容防止两端的直流偏置互相干扰。这个电容不是随便选的它的低频截止点会影响信号里的低频成分。我用 0.1μF 配合 75Ω 负载算出来的 -3dB 截止频率约 21kHz不会对 SDI 信号造成明显影响同时又能有效阻断直流。如果空间允许我一般会在电容旁边预留一个并联的 10nF 电容位方便在做信号完整性测试时微调低频响应。3. 双通道采集卡的核心方案选型与硬件设计3.1 主控架构FPGA 派还是桥接芯片派主控架构是整个采集卡的设计灵魂也是我最想展开讲的部分。目前市面上成熟的 SDI 采集卡方案主要分成两派FPGA 门派和“SDI 桥接芯片 SoC”门派。FPGA 门派的做法是用 FPGA比如 Xilinx Artix-7、Kintex-7或者 Intel Cyclone 10加 SDI PHY 芯片在 FPGA 内部用 SDI IP 核完成接收、解嵌、格式转换最后通过 PCIe/USB3.0 接口把数据送给主机。这种方案的优势是灵活性和可控性都极高。两路信号的帧同步可以在 FPGA 内部用逻辑精确到像素级对齐需要对视频做缩放、去隔行、色彩空间转换时也都能在 FPGA 里顺手做掉。劣势就是开发周期长光是把 Xilinx 的 SDI 的 IP 核跑通、调好时序就能耗掉好几个礼拜。而且调试 SDI IP 需要示波器、协议分析仪配合没点耐心真的干不下来。桥接芯片门派则是用专用的 SDI 转 MIPI/并行 RGB 的转换芯片比如一些厂家的“汽车级/工业级桥接芯片”把 SDI 信号先转成标准并行接口再接给主控 SoC 的视频输入口。这种方案的好处是软件开发量小主控端只需配置好视频输入接口即可芯片会把 SDI 的均衡、时钟恢复、解嵌音频都处理好。坏处是灵活性很差双通道同步基本做不了。比如说两路信号都是 1080p60你想在其中一路做延时补偿没门芯片不支持。我给到大家的选型建议是如果项目定位是高端广播/医疗设备或者需要灵活的帧级处理老老实实上 FPGA如果产品是“能采集就行不要求同步处理”的民用级设备桥接芯片方案能省心不少。3.2 前端 PHY 与线缆均衡器信号能不能用先看这里SDI 信号经过上百米的同轴线传输之后高频分量衰减得非常厉害。如果直接把衰减后的信号送进 FPGA 或桥接芯片最终结果必然是满屏噪点或者直接没信号。所以采集卡上都会在输入端口后面放一颗自适应均衡器Adaptive Equalizer它负责补偿线缆造成的高频损耗把信号恢复到接近原始的幅度和形状。我选型的均衡器有几种常见型号但不管选哪颗都要关注两个关键参数线缆驱动能力和功耗。线缆驱动能力决定了这颗芯片最长能补偿多长的线缆一般手册里会给出“在 3G-SDI 速率下支持 Belden 1694A 线缆 100m 或 150m”这种指标。功耗这个东西在工程上很容易被忽略但 3G-SDI 均衡器工作时的功耗通常不低如果板上供电设计不足芯片会出现间歇性工作异常表现就是“有时候能锁住信号有时候锁不住重启一下好像又好了”。在双通道设计里供电问题会被加倍放大。我刚开始设计双通道板卡时踩过一个坑两个通道的均衡器共用了同一路 LDO结果两个通道同时接入信号后LDO 进入限流保护供电电压跌落两路画面都出现不定期的闪烁。后来把每一通道的均衡器单独用一个低噪声 LDO 供电同时在 LDO 输出加足够的去耦电容问题才彻底消失。规格书上的“每路 200mA”双通道就是 400mA这种翻倍的供电压力在原理图阶段就要有心理准备。3.3 双通道供电与 PCB 布局硬件设计的隐形胜负手讲原理图设计的时候很多新手工程师的注意力全在 SDI PHY 和 FPGA 选型上电源和 PCB 布局反而被糊弄过去了。等板子打样回来一调试问题全冒出来了某个通道在温升后锁不住信号、两路通道之间有串扰、PCIe 通信时不时报错。这些问题八九成跟电源设计和 PCB 布局有关。电源设计上双通道采集卡最忌讳的是多路数字和模拟电路共用一个电源拓扑。SDI 输入的信号幅度很小典型 800mV 峰峰值而 FPGA 核心供电的开关噪声却是毫伏级别如果电源隔离处理不好这些噪声直接耦合进 SDI 模拟前端画面就会产生横纹干扰。我在项目中采用的是一种比较成熟的供电架构外部输入 12V经过一级 DC-DC 降到 5V再用两路独立的低噪声 LDO 分别给模拟前端的两个通道供电数字部分FPGA、DDR、PCIe PHY单独用一路 3.3V/1.8V/1.0V 供电树与模拟前端物理隔离。PCB 布局上有一个很少被写进文档但极其实用的小诀窍两个 SDI 输入通道的走线要尽量分开不要平行走太长的距离。因为 3G-SDI 的谐波分量很丰富一旦两路通道的走线在较长的距离内保持平行通道 A 的高频信号很容易串扰进通道 B导致两路同时接入时 B 通道出现噪点而单独接 B 通道时一切正常。这种“只在双通道同时工作时才出现的故障”非常难排查我后来在改版时把通道 B 的走线绕开了通道 A 的走线区域并在中间加了一排接地过孔做隔离问题才彻底解决。走线阻抗也再强调一遍SDI 用的是单端 75Ω不是差分。很多工程师做高速数字电路习惯了 100Ω 差分一看到串行视频就下意识走差分线这绝对是灾难。正确的做法是BNC 座后面走 75Ω 微带线到均衡器输入端再从均衡器输出走 75Ω 或按芯片手册要求的阻抗到 FPGA/桥接芯片。中间尽量少打过孔每一个过孔都是一个阻抗不连续点和反射源。4. 从原理图到出画面的完整实操记录4.1 明确接口规范先定输入输出再谈芯片选型我在正式画原理图之前会先列一张接口规范表把所有输入输出接口的定义框死。这一步看起来简单实际做起来很容易被“做产品”过程中不断加进来的需求打乱。以双通道 3G-SDI 采集卡为例接口规范表至少包括输入接口两路 BNC 座75Ω 端接支持 SMPTE 259M/292M/424M 标准即 SD-SDI、HD-SDI、3G-SDI 自适应。音频输入从两块 SDI 信号中解嵌 2 路或 2 组PCM 音频输出为 I2S 或 TDM 接口。输出接口PCIe 2.0 x1 或 USB 3.0。PCIe 适合插入工控机USB 更适合便携式采集盒。控制接口I2C 用于读取芯片状态和配置寄存器。这张表看上去很基础但它决定了后面所有芯片选型和 FPGA 逻辑设计的方向。比如我确定输出接口是 PCIe 之后主控 FPGA 就在 Kintex-7 和 Artix-7 之间选如果确定输出是 USB 3.0那就要额外配一颗 USB3.0 PHY 芯片甚至直接改用带 USB3.0 接口的 SoCFPGA 只做视频格式处理。还有一个小提醒音频输入能力要写清楚是“解嵌音频”而不是“从外部模拟输入进来的音频”。这两者在硬件上的设计差异很大。前者只需要在 FPGA 里做解嵌后者需要外置 ADC、音频编解码芯片、模拟放大电路开发量完全不是一个量级。有些需求方一开始说“带音频采集”后面又问“能不能加一路模拟音频输入”如果你没有在接口规范阶段框定清楚后面改版会让你非常痛苦。4.2 关键芯片的寄存器配置和调试心得我项目里用的方案是“均衡器 FPGA PCIe PHY”的组合。芯片型号这里不报全名了因为每个厂家的芯片都有类似的关键是讲清楚寄存器配置思路。第一颗要配置的是前端均衡器。初始化时最重要的寄存器是 EQ 的增益档位。一般自适应均衡器会自动检测输入信号的电缆长度自动调整增益。但自动增益在信号质量差的时候会“误判”导致增益过大或过小。我的经验是预留一个手动增益覆盖的寄存器配置调试的时候先用仪器量输入信号的眼图看信号幅度和抖动情况再决定是让芯片跑自适应模式还是手动锁定某个增益档。量产阶段一般用自适应模式但调试阶段千万别偷懒。第二颗是 FPGA 里的 SDI 接收 IP。Xilinx 的 SDI IP 核需要用 AXI4-Lite 接口配置一些寄存器常用的有视频标准检测寄存器可以读取当前输入信号是 1080p 还是 720p、时钟锁定状态寄存器、错误计数寄存器。调试时我会在 FPGA 逻辑里把这些状态寄存器的值实时回读并通过串口打印出来。比如如果锁定状态寄存器一直没置位说明前端物理链路可能有问题要去查均衡器输出如果锁定状态正常但视频数据有错就要查 FPGA 侧的时序约束有没有做好。第三颗是 PCIe PHY。PCIe 在物理层几乎不用做太多配置但有一个点值得留意PCIe 参考时钟的时钟源。如果主板上提供的 100MHz PCIe 参考时钟质量不好高速链路就会频繁出现误码。所以在板卡上我一般会用一颗专用的低抖动 PCIe 时钟发生器而不是简单把主板时钟扇出就算完事。这个细节在 USB3.0 方案里也同样适用外置 PHY 的参考晶体一定要选低抖动型号。4.3 驱动和 SDK 的设计上层决定产品好不好用硬件调通了采集卡能不能“落地”还得看驱动和上层 SDK 写得好不好。我在这个项目里的软件栈分成三层内核驱动层、API 层、应用层。内核驱动层主要完成 PCIe 设备的枚举、BAR 空间映射、DMA 缓冲区的分配和中断处理。DMA 这块是重点。双通道 1080p60 画面的数据量相当可观一路 1080p60 YUV 4:2:2 大约是 3Gbps 裸数据两路加起来约 6Gbps实际有效数据率看具体格式如果用 PCIe 2.0 x1有效带宽约 4Gbps会吃紧所以我在设计上用 PCIe 2.0 x4 或者更高DMA 采用环形缓冲区双缓冲甚至多缓冲交替处理避免出现画面撕裂。API 层要提供给应用层的核心功能有设备打开/关闭、通道启动/停止、视频帧读取、音频流读取、格式协商。这里特别建议把两个通道封装成一个“设备”而不是“两个设备”。我之前见过某些厂商的双通道卡在系统里显示成两个独立视频设备导播软件里要分别设置分辨率、帧率经常出现“一路调好了另一路没调”的问题。把两路封装成一个设备的好处是用户只需设置一次全局参数两路采集参数保持一致适合绝大多数双通道应用场景。另一条经验是关于音频的。如果音频走的是 UACUSB Audio Class则每个通道要对应一个独立的音频终端实体否则应用层没法分别控制两路音量。如果用自定义驱动的方案我建议直接把解嵌后的音频和视频封装成同一个自定义帧结构时间戳精确到 90kHz 时钟域方便应用层做音视频对齐也方便后续接入 NDI 或 SRT 等协议。4.4 从零到出画面的调试流程拿到样板后我的调试流程一般分为四个阶段每一步都是从易到难避免一次引入太多变量。第一阶段是物理链路检测。先用 SDI 信号发生器给通道 A 输入一个 1080p60 彩条信号用示波器探头放在 BNC 座后端看均衡器输入的信号幅度和眼图。如果这里眼图就已经糊成一团后面全白搭。确认输入信号正常后再测均衡器输出看波形是否清晰。这一阶段能排查出 90% 的硬件连接和阻抗问题。第二阶段是 FPGA 内部逻辑验证。用 ILA集成逻辑分析仪抓取 FPGA 内部的 SDI 数据流看 RX 核的锁定信号和视频时序。如果 SDI 的 IP 核能检测到正确的行场同步信号说明从物理层到 FPGA 的链路已经通了。第三阶段是 PCIe 通信验证。先用最简单的 DMA 回环测试确认 PCIe 链路正常再逐步加入视频数据流观察 DMA 是否正常搬运。这个阶段最容易暴露的问题是 PCIe 中断处理不及时导致缓冲区溢出画面出现丢帧。第四阶段是双通道联调。两个通道同时输入信号验证同步性和独立性。这个阶段我会用示波器对比两个通道输出的 PTS 时间戳确认两路延迟一致。如果出现偏差就在 FPGA 里对其中一路做像素级延时补偿。5. 现场调试中遇到的坑与排查技巧5.1 常见疑难杂症速查表采集卡这种东西最怕的就是“偶发性故障”——万次里出现一次复现不了只能干瞪眼。我这里整理一份我在调试中积累的常见问题速查表这些症状和排查方向基本涵盖了 SDI 采集卡的大部分故障场景。故障现象可能原因排查方向上电后长时间无画面SDI 接收端 PLL 未锁定检查均衡器输出信号、CDR 环路带宽配置、输入线缆长度是否过长画面有随机水平条纹接收端对前端抖动抑制不足示波器测眼图检查 PLL 带宽配置检查供电纹波是否过大两路同时接入时其中一路出现噪点通道间串扰检查 PCB 走线隔离、两路供电是否独立、接地是否完整音频声音变调/速度不对采样率识别错误检查 FPGA 解嵌逻辑里的采样率信息是否解析正确驱动是否按实际采样率配置画面和声音不同步音视频 FIFO 延迟差异检查音频 FIFO 深度、驱动 PTS 逻辑是否统一偶尔丢帧长时间运行更明显驱动中断处理不及时或 DMA 带宽不足检查中断合并机制、DMA 缓冲区大小、PCIe 链路的实际吞吐量直接插入主板点不亮PCIe 参考时钟或金手指问题用 PCIe 分析仪看链路训练状态检查参考时钟幅度和板卡金手指长度这张表不是万能的但是每次排查之前我都会先对照一遍能节省不少时间。特别是“偶发噪点”和“长时间运行丢帧”这两类问题很多人第一反应是去查 FPGA 逻辑其实拿示波器看看电源纹波和眼图闭合情况才是更快的路径。5.2 长线缆和不同品牌设备兼容性的几个实测心得SDI 的兼容性测试是个永远做不完的工作。不同的摄像机、切换台、监视器它们的 SDI 输出驱动能力、上升沿时间、抖动指标各有差异一块采集卡可能在 A 设备上跑得飞起在 B 设备上就是锁不住信号。我总结的经验是兼容性的核心在输入端留有充足裕量。具体有三点第一输入端的均衡器要留足增益余量。如果标称能补偿 100m 线缆实际布线时最好按 150m 的补偿能力去选型。因为现场线缆品牌杂、有弯折、有转接头实际损耗往往比理论值大不少。留有余量才能兼容各种不可控现场。第二在原理图上预留端接电阻和滤波电容的调整位。SDI 输入端的标准做法是 75Ω 到地但不同芯片可能要求略有差异。我一般会在 BNC 后面预留一个串联电阻位和一个对地电容位调试时根据眼图微调这个操作在兼容性测试时非常有用。第三软件驱动的容错性要强。SDI 设备在热插拔时可能会短暂输出混乱信号驱动不能一检测到错误就崩掉更不能把错误状态“锁死”住。我的驱动里加了自动恢复机制如果连续丢帧超过一定数量自动重新初始化接收端让系统自适应恢复。这个机制在长期运行环境中特别重要——机房现场谁也不能保证线缆永远不被踢到。5.3 散热与长稳运行双通道采集卡的真实耗散压力很多人忘记一个问题双通道采集卡是常年插在机箱里 7×24 小时工作的设备散热设计直接决定产品的寿命。3G-SDI 前端芯片、FPGA、PCIe PHY这些器件的功耗累加起来相当可观。我之前测过一块满载工作时的双通道采集卡整板功耗接近 8W如果机箱里风道不好PCB 局部温度能飙到 90℃ 以上。我给双通道采集卡做散热设计时有几个固定动作FPGA 芯片不管功耗多低都加散热片SDI 前端芯片周围铺满地铜并在芯片底面打过孔阵列辅助导热PCB 上关键发热器件之间拉开间距避免热量叠加。另外在选择机箱时一定确认机箱内有主动散热被动散热机箱跑双通道 SDI 采集卡夏天连续工作几个小时之后大概率出问题。如果产品是 USB 外置采集盒形态散热压力会更大。外壳必须用铝合金型材并开散热槽内部可以考虑在 FPGA 和框体之间加导热垫把热量导到外壳上。我在做 USB 版本时吃过一次亏第一版用了塑料外壳客户反馈“录播半小时后画面开始掉帧”后来换成金属外壳并在底部增加导热垫问题彻底消失。6. 我踩过的坑和你别走的弯路这个项目做到后面我最大的感受是Dual-Channel 3G-SDI 视频音频采集卡的技术难点没有哪个点是“不会做”的难的是把每个环节的细节都抠到位。我在物理层上花掉的时间比软件多得多。眼图不好看后面做多少软件补偿都是白搭。有一次为了处理一个“两路不同步”的问题我把 FPGA 逻辑翻来覆去改了好几版结果最后发现原因特别简单两路输入信号的线缆长度差了几十米信号延迟本身就差了几微秒。问题不在采集卡本身而在现场布线。后来我在软件里加了一个可调的水平偏移参数让用户在现场可以微调两路的时间对齐这个问题才算彻底解决。类似这种问题还有很多。比如音频解嵌后输出顺序跟摄像机声道定义不一致花了一下午查逻辑最后发现是“本机 0dBFS”和“广播 -20dBFS”参考电平的理解偏差。比如某国产 BNC 座的中心针长度比国外品牌短了那么一点点导致某些线缆插上去接触不良画面时断时续。这些坑不做过实际产品的人真的很难预判。所以如果你也正在做类似的产品我的建议很简单第一原理图阶段把电源和信号完整性当第一优先级别急着先调软件第二双通道的所有调试动作都必须双通道同时做单通道调通了不代表双通道没问题第三驱动和 SDK 从设计第一天就按“双通道是一个整体设备”来做别留到后面再重构。最后分享一个小技巧。调试双通道 SDI 采集卡时不要用同一个信号发生器同时给两个通道灌完全相同的信号。那样两路画面完全一样你根本看不出来哪路出问题了。正确的做法是给通道 A 灌彩条信号通道 B 灌测试图信号或者干脆把两路搞成不同的色块这样画面一出错你立刻知道是哪一路的事。就这一条能给你省下大量排查定位的时间。