资讯动态

硬核拆解 D-Wave 双轨擦除量子比特:为什么它天生更适合量子纠错?

发布时间:2026/8/11 15:35:08 来源:尧图企业网站定制
D-Wave 本次 Nature 工作的底层核心并非只是一个高速高保真纠缠门而是双轨擦除量子比特这套容错原生硬件架构这也是耶鲁 QCI 团队深耕多年的超导量子编码方案。信息编码逻辑完全不同 常规超导量子比特依靠单个 Transmon 电路的能级高低代表 0 和 1双轨比特把逻辑态封装在两个独立微波谐振腔左腔光子右腔空 |0⟩右腔光子左腔空 |1⟩约束在单激发子空间内运行。只要不丢失光子量子信息就稳定存储。擦除错误量子纠错的 “友好型错误” 一旦光子损耗脱离单激发空间硬件可直接探测到失效定义为擦除错误。量子纠错经典方案表面码对两类错误容忍度天差地别擦除错误容错阈值≈25%普通泡利退极化噪声容错阈值≈1% 同等码距下擦除错误纠错能力是后者两倍容错算力优势极其显著。SWS 纠缠门守住了误差层级优势 最大技术难点在于双比特纠缠操作极易破坏原本优质的错误分布结构。D-Wave 设计的 SWS 交换 - 等待 - 交换 CZ 门借用中间 Transmon 耦合器短暂中转光子激发全程总光子数恒定规避克尔非线性噪声最终维持了 “擦除误差主导退相误差极微量比特翻转” 的理想分层。泄漏传播自带容错 buff 若前置量子比特已经发生光子丢失后续纠缠门会自动失效跳过运算避免错误链式扩散。仿真显示该架构下表面码纠错阈值可达 5.6%高码距下逻辑错误抑制效率是传统噪声模型近 2 倍。 短板同样清晰双腔耦合器件结构更复杂多比特阵列布线难度更高实时片上擦除检测还处于研发阶段距离大规模集成还有较长工程周期。

读完文章,也想定制专属网站?

尧图设计师 24 小时内与您沟通定制方案

免费获取报价