1. 从单管到双管为什么我们需要差分对在模拟电路设计的漫长旅程中我们常常从一个最简单的单管放大器开始。它结构简单能提供不错的增益但很快你就会遇到一个挥之不去的“幽灵”——噪声。这个噪声可能来自电源的纹波也可能来自环境中的电磁干扰甚至电路板本身的地线都不是一个完美的零电位。当这些共模噪声叠加在我们精心设计的微小信号上时单管放大器会忠实地将其放大导致输出信号的信噪比急剧恶化。更棘手的是半导体器件本身对温度极其敏感一个单管电路的偏置点会随着环境温度的变化而漂移这直接影响了放大器的直流工作点和增益稳定性。“差分对”Differential Pair的出现就是为了优雅地解决这些问题。它不是某种高深莫测的“黑科技”而是一种极其巧妙的电路拓扑思想。其核心在于对称性和相减操作。想象一下你用两个几乎完全相同的晶体管以镜像对称的方式连接它们的源极或发射极连接在一起就像一个跷跷板的支点。当我们在两个栅极或基极施加一对大小相等、极性相反的信号差模信号时这个“跷跷板”会剧烈摆动产生强大的输出。而当我们在这两个输入端施加一个完全相同的干扰共模信号时由于电路的对称性两个晶体管产生的变化会相互抵消使得输出端几乎看不到这个干扰的踪影。这就是差分放大器的魔力放大差值抑制共同。它天生对共模噪声和电源扰动具有极高的免疫力同时其对称结构也使得它对温度等环境变化不敏感——因为两个管子“同甘共苦”漂移互相抵消。几乎所有现代高性能模拟集成电路的心脏从运算放大器到射频混频器都离不开这个基本结构。今天我们就来彻底拆解这个基石中的基石——MOSFET差分对看看它到底是如何工作的以及在实际设计中那些数据手册不会告诉你的细节和“坑”在哪里。2. MOSFET差分对的核心结构与工作原理一个最基本的MOSFET差分对电路结构非常清晰。它由两个特性匹配的N沟道增强型MOSFETM1和M2构成它们的源极S连接在一起并通过一个恒流源Iss理想情况下或一个大电阻连接到负电源VSS或地。两个漏极D则分别通过负载电阻RD1和RD2通常取值相等即RD1RD2RD连接到正电源VDD。信号从两个栅极G1和G2输入输出则可以从两个漏极之间差分取出Vout Vd1 - Vd2也可以从单个漏极对地取出单端输出。2.1 大信号传输特性从线性区到饱和区的跨越理解差分对绝不能只停留在小信号模型的AC分析上其大信号行为才是理解其非线性、动态范围和失真的关键。我们假设M1和M2完全匹配且都工作在饱和区这是放大器工作的前提。设加在两个栅极上的电压分别为Vg1和Vg2它们的差值就是我们关心的差模输入电压Vid Vg1 - Vg2。根据MOSFET在饱和区的平方律电流公式对于长沟道器件Id (1/2) * μn * Cox * (W/L) * (Vgs - Vth)^2。由于源极节点通过恒流源Iss相连我们有 Id1 Id2 Iss。通过联立这两个晶体管的电流方程并进行一系列推导这是模拟电路教材的标准推导过程我们可以得到差分对的大信号差模传输特性Id1 (Iss/2) (Iss/2) * (Vid / Vov) * sqrt( 1 - (Vid / (2Vov))^2 ) Id2 (Iss/2) - (Iss/2) * (Vid / Vov) * sqrt( 1 - (Vid / (2Vov))^2 )其中Vov Vgs - Vth是每个晶体管在静态Vid0时的过驱动电压。这个公式看起来复杂但其描绘的曲线意义重大。它告诉我们线性范围当 |Vid| Vov 时平方根项近似为1电流Id1和Id2随Vid近似线性变化。这是放大器正常工作的区域。非线性与限幅随着|Vid|增大平方根项开始起作用增益下降出现非线性。当 |Vid| sqrt(2) * Vov 时平方根内为负公式在实数域无解这对应着现实情况其中一个晶体管输入电压高的那个将吞掉几乎全部的尾电流Iss而另一个晶体管则完全关闭电流为0。此时差分对进入限幅区输出不再随输入变化就像一个比较器。这个 sqrt(2)*Vov 定义了差分对的线性输入电压范围。实操心得很多新手仿真时发现差分放大器失真大第一个要检查的就是输入信号幅度是否超出了这个线性范围。你可以通过静态工作点估算出Vov然后确保你的差模输入信号峰值远小于它例如小于Vov/3。对于低电压设计Vov本身很小线性范围非常窄这是设计中的主要矛盾之一。2.2 小信号模型与关键参数推导在小信号条件下Vid足够小我们可以对上述大信号特性在静态工作点Vid0进行线性化得到大家更熟悉的小信号参数。当Vid0时电路完全对称Id1 Id2 Iss/2。此时每个管子的跨导 gm dId/dVgs sqrt( 2 * μn * Cox * (W/L) * Id ) (2*Id) / Vov。对于差模输入差模电压增益Avd单端输出当从单个漏极如Vd1输出时增益为 Avd_single -gm * RD。负号表示反相。差模电压增益Avd差分输出当从两个漏极差分输出Vd1 - Vd2时由于两个输出信号反相增益加倍即 Avd_diff -2 * gm * RD -gm * (2RD)。这里负载是每个管子看到的RD但差分输出摆幅是单端的两倍。差模输入电阻Rid对于MOSFET栅极是绝缘的所以差模输入电阻理论上为无穷大。这是MOSFET差分对比BJT差分对的一个显著优点它几乎不从前级汲取电流。对于共模输入 假设在G1和G2上施加相同的电压Vic。由于对称性Id1和Id2的变化相同尾电流Iss保持不变理想恒流源因此两个漏极电流变化也相同导致两个漏极电压变化相同。对于差分输出Vd1-Vd2来说这个变化被完全抵消理想情况下共模增益Acm为0。共模抑制比CMRR定义为差模增益与共模增益的比值即 CMRR |Avd / Acm|。理想情况下为无穷大。在实际中由于晶体管失配、负载电阻失配以及尾电流源的非理想性有限输出电阻Acm不为零。CMRR是衡量差分对抑制共模干扰能力的关键指标通常用分贝dB表示一个好的设计需要达到80dB甚至更高。注意这里必须强调尾电流源的重要性。一个理想的恒流源输出电阻Rss无穷大是获得高CMRR的前提。如果尾节点是通过一个电阻Rtail接地那么其共模增益Acm ≈ -RD / (2Rtail 1/gm)CMRR会严重恶化。因此在实际集成电路中一定会用一个晶体管构成的电流镜来作为高性能的尾电流源。3. 超越理想实际设计中的非理想效应与权衡教科书上的差分对总是完美的但一旦进入仿真或流片各种非理想效应就会浮现。理解并管理这些效应是区分新手和老手的关键。3.1 匹配与失调对称性的敌人我们之前所有分析都基于M1和M2完全匹配的假设。但现实中由于制造工艺的随机波动两个紧挨着的晶体管在阈值电压Vth、跨导系数K‘μnCox、以及宽长比W/L上都会有微小的差异。这种失配会导致一个严重的后果输入失调电压Vos。定义当输入差分电压Vid为0时为了使输出差分电压为0需要在输入端额外施加的一个小电压就是Vos。它本质上是由两个管子的Vth失配ΔVth和K‘失配ΔK‘/K‘共同造成的。估算公式以饱和区平方律模型为例 Vos ≈ ΔVth (Vov/2) * ( Δ(K‘)/K‘ Δ(W/L)/(W/L) )这意味着什么系统精度受限对于一个直流放大器或比较器Vos会直接带来零点误差。例如一个Vos5mV的差分对即使输入短路输出也可能有几十毫伏的直流偏移。与过驱动电压Vov相关公式第二项表明增大Vov即让管子工作在更强的导通状态会放大K‘和尺寸失配的影响。因此为了获得更低的失调在满足速度要求的前提下应尽可能使用较小的Vov。但这又与增益、线性范围等要求相冲突。面积与匹配为了减小随机失配最有效的方法是增大晶体管面积W*L。面积越大工艺波动带来的相对偏差越小。这就是为什么高精度模拟电路中的差分对管子通常都做得比较大。同时版图设计必须采用共质心、交叉耦合等匹配布局技术以消除工艺梯度的影响。踩坑实录我曾设计过一个低功耗仪表放大器为了省电和面积把输入差分对的尺寸做得很小。仿真时一切完美因为仿真模型是理想的。芯片回来后测试发现直流偏移非常大且每颗芯片的偏移值都不一样离散性严重。这就是忽略了失配模型的后果。后来将差分对管子面积增大到原来的4倍并采用共质心版图失调电压降低了一个数量级。3.2 线性范围、增益与功耗的“不可能三角”差分对的设计永远在三个核心参数之间进行权衡线性输入范围、电压增益和静态功耗。线性范围主要由过驱动电压Vov决定。Vov越大线性范围~ sqrt(2)*Vov越宽。电压增益对于电阻负载增益Av ≈ gm*RD (2Id/Vov) * RD。这里Id Iss/2。静态功耗功耗Pstatic ≈ Iss * VDD。矛盾点想要高增益可以提高gm增大Id或减小Vov或增大RD。增大RD会限制输出电压摆幅并需要更高的电源电压来维持管子饱和。减小Vov能提高gm但会牺牲线性范围。想要宽线性范围需要增大Vov但这会降低gm从而降低增益。想要低功耗需要减小尾电流Iss。这会直接降低gm因为Id减小从而降低增益。同时为了维持一定的Vov在Iss减小后晶体管的W/L也需要调整可能又会影响其他参数。设计策略 没有万能方案只有针对应用的折中。对于一个音频放大器线性范围和低失真至关重要可以接受中等增益因此Vov会设计得大一些。对于一个高速运算放大器的输入级增益是关键线性范围可以稍窄因为整体反馈会扩展线性范围因此Vov会设计得较小同时通过增大面积来补偿因此带来的失调恶化。低功耗设计则是一切从简在满足最低性能要求的前提下尽可能压低电流和电压。3.3 频率响应与噪声差分对作为放大器的第一级其频率响应和噪声性能至关重要。频率响应 主极点通常位于输出节点因为该点的等效电阻RD || ro和等效电容包括晶体管漏极结电容、负载电容、下一级输入电容都比较大。-3dB带宽 BW ≈ 1 / [ 2π * (RD || ro) * Cload ]。为了提高速度带宽需要减小RD或Cload但这又会降低增益增益带宽积GBW在一定条件下是常数。这就是增益与带宽的经典权衡。噪声分析 MOSFET差分对的主要噪声源是沟道热噪声和闪烁噪声1/f噪声。热噪声每个晶体管贡献的噪声电流谱密度为 4γkTgm其中γ是噪声系数长沟道约为2/3。在输出端产生的噪声电压与增益和负载电阻有关。为了降低热噪声在带宽允许的情况下可以增大gm。闪烁噪声1/f噪声其功率谱密度与频率成反比在低频时占主导。它主要与栅氧界面陷阱有关与晶体管面积W*L成反比。要降低1/f噪声最有效的方法是增大输入对管的面积。这也是高精度、低频应用如传感器接口中差分对尺寸巨大的另一个原因。差分对本身的结构对共模噪声有抑制作用但对差模噪声则无能为力。因此输入级的噪声基本上决定了整个系统的噪声底线。4. 从理论到实践一个NMOS差分对的设计与仿真案例让我们以一个具体的、可仿真的设计为例将上述理论串联起来。目标设计一个简单的NMOS差分对电源电压VDD3.3V VSS0V尾电流Iss100uA目标差分增益大于20dB10倍线性输入范围大于±200mV。4.1 设计计算与器件选型确定静态工作点每个管子静态电流 Id Iss/2 50uA。确定过驱动电压Vov为了满足线性范围 ±200mV我们需要 sqrt(2)*Vov 200mV因此 Vov 141mV。我们取 Vov 200mV留有一定裕量。计算晶体管尺寸W/L我们需要晶体管的工艺参数。假设我们使用一个典型的0.18um CMOS工艺其中 μnCox ≈ 200uA/V^2。根据饱和区电流公式 Id (1/2) * μnCox * (W/L) * Vov^2 代入数值50uA (1/2) * 200uA/V^2 * (W/L) * (0.2V)^2 解得(W/L) ≈ 12.5。我们可以取 W/L 12.5/1即W12.5um, L0.18um。在实际版图中为了匹配L通常会取稍大值比如L0.5um或1um然后按比例增大W。计算跨导gmgm 2Id / Vov (2*50uA) / 0.2V 500uA/V 0.5mS。计算负载电阻RD目标差分增益 Avd_diff gm * (2RD) 10。因此 RD 10 / (2 * 0.5mS) 10kΩ。我们取 RD 15kΩ以获得一些设计裕量。此时 Avd_diff ≈ 0.5mS * 30kΩ 15约23.5dB。检查输出电压摆幅和饱和区条件静态时漏极电压 Vd VDD - Id * RD 3.3V - 50uA*15kΩ 3.3V - 0.75V 2.55V。为了确保M1和M2始终工作在饱和区需要满足 Vd Vg - Vth。假设输入共模电压Vicm设为电源中点1.65VVth≈0.5V则 Vg - Vth ≈ 1.15V。而Vd2.55V 1.15V条件满足且有约1.4V的电压裕度用于输出信号摆动。4.2 仿真设置与关键波形分析使用Cadence Virtuoso、LTspice或任何你熟悉的SPICE仿真工具搭建电路。器件两个NMOS (M1, M2)模型使用对应工艺的。一个理想电流源Iss100uA。两个电阻RD15kΩ。偏置设置两个栅极的直流电压为共模电压Vicm1.65V。可以通过一个共模电压源设置。仿真直流扫描DC Sweep进行差模直流扫描将Vg1从1.55V扫到1.75V同时Vg2从1.75V扫到1.55V保持共模电压1.65V不变即Vid从-200mV扫到200mV。观察输出差分电压Vd1-Vd2的曲线。你应该能看到一条漂亮的“S”型曲线中间一段是线性区两端开始弯曲进入限幅区。测量线性区的斜率即为差分增益应与计算的15倍23.5dB接近。瞬态分析Transient在输入端施加一个差模正弦波例如 Vid 100mV * sin(2π1kHzt)。观察单端输出Vd1和差分输出Vd1-Vd2的波形。差分输出的幅度应该是单端输出的两倍且失真很小。尝试增大输入幅度到300mV观察波形顶部或底部是否出现削波限幅。交流小信号分析AC Analysis设置好直流工作点后进行AC分析。在差模输入端口施加一个AC1的小信号。绘制增益Vout_differential的频率响应曲线。找到-3dB带宽点。同时可以仿真共模增益将两个输入端短接并施加一个AC1的共模信号观察差分输出的增益它应该非常小比如-60dB以下。计算CMRR 差模增益/共模增益dB相减。噪声分析Noise Analysis进行噪声分析查看输出端的噪声谱密度。重点关注低频段的1/f噪声拐点频率。4.3 版图设计要点如果涉及到物理设计版图是保证性能的最后也是最重要的一关。匹配布局绝对不要将M1和M2并排放置。必须使用共质心结构如ABBA或交叉耦合对Interdigitated结构。这能有效抵消工艺在硅片上的梯度变化如掺杂浓度、氧化层厚度的梯度。相同取向确保两个晶体管的所有部分有源区、多晶硅栅的朝向完全一致避免各向异性刻蚀带来的差异。源极共用将两个晶体管的源极区域合并成一个大的共用区域并用足够多的接触孔连接以减小源极串联电阻这对匹配和噪声都有利。负载电阻匹配如果RD是用多晶硅电阻实现的同样需要采用匹配布局将它们放在同一个质心单元内并确保走线对称。对称走线从栅极输入到晶体管从漏极输出到负载电阻的金属走线应尽可能做到长度、宽度、拐角完全对称以减小寄生电阻和电容的失配。5. 进阶话题有源负载与共模反馈基本的电阻负载差分对简单直观但在集成电路中大阻值的精密电阻非常占面积。因此有源负载Active Load被广泛使用最常见的形式是用一个PMOS电流镜作为负载。5.1 电流镜负载差分对将两个RD替换为一个PMOS电流镜两个PMOS晶体管镜像连接。这个结构极其巧妙将差分电流转换为单端电压M1和M2的差分输出电流被电流镜“折叠”并传递到输出节点产生一个单端输出电压。其小信号增益可以达到 gm * ro 的量级ro是输出节点的等效输出电阻远高于电阻负载的gm*RD。实现高增益这是运算放大器输入级的经典结构。增益 Av ≈ gm1,2 * (ro2 || ro4)其中ro2是输入NMOS的输出电阻ro4是负载PMOS的输出电阻。在深亚微米工艺下ro较小但仍能轻松达到几百甚至上千倍的增益。然而引入电流镜负载带来了一个新的、严重的问题共模电平的不确定性。5.2 共模反馈的必要性与实现在简单的电阻负载差分对中输出共模电压Vcm_out VDD - Id * RD由电源、电流和电阻精确设定。但在电流镜负载差分对中输出节点是一个高阻抗节点其直流电压即共模电平没有明确的直流路径来设定。工艺偏差、失配、温度漂移都会导致这个电压漂移到电源轨附近使得输出级晶体管脱离饱和区电路无法正常工作。共模反馈就是为了解决这个问题而生的。它的核心思想是检测输出端的实际共模电压与一个我们期望的参考电压Vref_cm进行比较产生一个误差信号然后通过一个反馈环路去调整差分对尾电流源或负载电流镜的偏置从而将输出共模电压“拉回”到设定的Vref_cm上。一个简单的共模反馈电路可以由电阻分压网络检测输出共模电压、误差放大器与参考电压比较和一个调整晶体管控制尾电流源或负载电流镜的偏置电压构成。设计CMFB环路时必须确保其稳定性和带宽通常要求其单位增益带宽低于主差分信号通路的带宽以避免相互干扰。核心技巧在仿真带电流镜负载的差分放大器时必须先确保其直流工作点正确。一个常用的方法是在初始仿真时暂时在输出节点与地之间接一个大电阻例如1GΩ来提供一个微弱的直流偏置路径帮助仿真器收敛到一个合理的直流工作点。在确认基本功能后再移除此电阻并加入你设计的CMFB环路进行整体仿真。否则仿真很可能无法启动或收敛到非工作区。